[發(fā)明專利]一種SAD運算處理裝置及方法

有效

• 申請?zhí)枺?/td>: 200810065970.4
• 申請日: 2008-01-22
• 公開（公告）號: CN101227613A
• 公開（公告）日: 2008-07-23
• 發(fā)明（設(shè)計）人: 閆煜
• 申請（專利權(quán)）人: 炬力集成電路設(shè)計有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/46;H04N7/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于視頻編碼系統(tǒng)中的SAD運算處理裝置，其特征在于，所述裝置包括：

預(yù)處理單元，對當(dāng)前周期輸入的當(dāng)前像素塊以及搜索窗口像素塊對應(yīng)位置的像素按照相同規(guī)則輸出每一對像素中一個像素值的原碼和另一個像素值的反碼；

迭代求和單元，對預(yù)處理單元當(dāng)前周期的輸出以及迭代求和單元上一周期的輸出求和，并將求和結(jié)果作為當(dāng)前周期迭代求和單元的輸出；以及

和補(bǔ)償單元，在預(yù)處理單元和迭代求和單元執(zhí)行特定數(shù)量個周期后，使用迭代求和單元的輸出與補(bǔ)償常數(shù)計算SAD值。

2.如權(quán)利要求1所述的裝置，其特征在于，所述預(yù)處理單元和迭代求和單元執(zhí)行的周期數(shù)量N為：

????????????????????N＝width×height/M

其中，M是每周期輸入的當(dāng)前像素塊以及搜索窗口像素塊對應(yīng)位置像素對的數(shù)量，width為所述當(dāng)前像素塊或者搜索窗口像素塊的寬度，height為所述當(dāng)前像素塊或者搜索窗口像素塊的高度。

3.如權(quán)利要求2所述的裝置，其特征在于，每個周期輸入的當(dāng)前像素塊和搜索窗口像素塊對應(yīng)位置的像素對數(shù)量為8。

4.如權(quán)利要求1所述的裝置，其特征在于，所述迭代求和單元包括：

多級進(jìn)位保留加法器組成的數(shù)據(jù)壓縮器陣列，用于將當(dāng)前周期預(yù)處理單元輸出的值，以及上一周期第一部分和寄存器REG0和第二部分和寄存器REG1輸出的結(jié)果進(jìn)行求和運算后輸出，所述數(shù)據(jù)壓縮器陣列最后一級進(jìn)位保留加法器的數(shù)量為1，所述進(jìn)位保留加法器為3輸入2輸出結(jié)構(gòu)；

第一部分和寄存器REG0，用于寄存所述數(shù)據(jù)壓縮器陣列中最后一級進(jìn)位保留加法器的第一輸出T0，并反饋給所述數(shù)據(jù)壓縮器陣列中第一級進(jìn)位保留加法器；

第二部分和寄存器REG1，用于寄存所述數(shù)據(jù)壓縮器陣列中最后一級進(jìn)位保留加法器的第二輸出T1，并反饋給所述數(shù)據(jù)壓縮器陣列中第一級進(jìn)位保留加法器。

5.如權(quán)利要求4所述的裝置，其特征在于，所述預(yù)處理單元包括與每個周期輸入的像素對數(shù)量相等的預(yù)處理結(jié)構(gòu)，所述預(yù)處理結(jié)構(gòu)進(jìn)一步包括：

數(shù)據(jù)比較器，用于比較當(dāng)前像素塊和搜索窗口像素塊對應(yīng)位置像素值的大小，當(dāng)當(dāng)前像素塊的像素值Si大于搜索窗口像素塊的像素值Di時，得到第一輸出Gi為1，第二輸出Li為0，當(dāng)當(dāng)前像素塊的像素值Si小于或等于搜索窗口像素塊的像素值Di時，得到第一輸出Gi為0，第二輸出Li為1；

第一異或門邏輯電路，用于將搜索窗口像素塊對應(yīng)位置的像素值原碼的每一位和所述第一輸出Gi求異或后輸出；

第一寄存器，用于寄存所述第一異或門邏輯電路輸出的值；

第二異或門邏輯電路，用于將當(dāng)前像素塊對應(yīng)位置的像素值原碼的每一位和所述第二輸出Li求異或后輸出；以及

第二寄存器，用于寄存所述第二異或門邏輯電路輸出的值。

6.如權(quán)利要求5所述的裝置，其特征在于，所述和補(bǔ)償單元進(jìn)一步包括：

補(bǔ)償常數(shù)計算單元，第一數(shù)據(jù)選擇器，第二數(shù)據(jù)選擇器，超前進(jìn)位加法器，計數(shù)器；

所述補(bǔ)償常數(shù)計算單元，用于計算并輸出補(bǔ)償常數(shù)；

所述計數(shù)器，用于產(chǎn)生數(shù)據(jù)選擇控制信號；

所述第一數(shù)據(jù)選擇器，用于根據(jù)數(shù)據(jù)選擇控制信號選擇所述迭代求和單元的一個輸出或者所述補(bǔ)償常數(shù)輸出；

所述第二數(shù)據(jù)選擇器，用于根據(jù)數(shù)據(jù)選擇控制信號選擇所述迭代求和單元的另一輸出或者所述超前進(jìn)位加法器的輸出作為輸出；

所述超前進(jìn)位加法器，用于對所述第一數(shù)據(jù)選擇器輸出以及第二數(shù)據(jù)選擇器的輸出進(jìn)行求和；

當(dāng)所述計數(shù)器第一次計數(shù)時，產(chǎn)生所述數(shù)據(jù)控制信號控制所述第一數(shù)據(jù)選擇器選擇所述迭代求和單元的一個輸出或者所述補(bǔ)償常數(shù)作為輸出，所述第二數(shù)據(jù)選擇器將迭代求和單元的另一輸出作為輸出，所述超前進(jìn)位加法器，將此時第一數(shù)據(jù)選擇器輸出以及第二數(shù)據(jù)選擇器的輸出進(jìn)行求和；當(dāng)計數(shù)器第二次計數(shù)時，產(chǎn)生所述數(shù)據(jù)控制信號控制所述第一數(shù)據(jù)選擇器在計數(shù)器第一次計數(shù)時未選擇的另一個數(shù)作為輸出，所述第二數(shù)據(jù)選擇器將所述超前進(jìn)位加法器第一次運算后的輸出作為輸出，所述超前進(jìn)位加法器，將第一數(shù)據(jù)選擇器輸出以及第二數(shù)據(jù)選擇器的輸出進(jìn)行求和，作為SAD值輸出。