[發明專利]基于氧化鋅的低壓薄膜壓敏電阻器

無效

• 申請號: 200810061440.2
• 申請日: 2008-04-30
• 公開（公告）號: CN101261892A
• 公開（公告）日: 2008-09-10
• 發明（設計）人: 季振國;黃東;席俊華
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H01C7/10
• 分類號: H01C7/10;H01C7/112
• 代理公司: 杭州求是專利事務所有限公司
• 代理人: 周烽

技術領域

本發明涉及低壓電子線路的保護元件，特別地，涉及一種基于氧化鋅的低壓薄膜壓敏電阻器。

背景技術

氧化鋅壓敏電阻器是一種以氧化鋅為主體的多晶半導體陶瓷元件，具有通流容量大、響應速度快、無續流、無極性等優點。但是目前商用的壓敏電阻的閾值電壓都是固定的，例如AVX公司的O402型片式壓敏電阻器有5.6V、9V、14V和18V等規格。不同的電路往往需要不同的壓敏電阻器進行保護，給實際使用帶來不便。目前還沒有研制出閾值電壓可調的氧化鋅低壓壓敏電阻器。

發明內容

本發明的目的是針對現有技術的不足，提供一種基于氧化鋅的低壓薄膜壓敏電阻器。本發明可以通過選擇不同的電極(即引腳)獲得不同的閾值電壓，以適應不同保護電壓的需要。

本發明的目的是通過以下技術方案來實現的：一種基于氧化鋅的低壓薄膜壓敏電阻器，該壓敏電阻器由兩個或多個由金屬電極-氧化鋅薄膜-金屬電極構成的基本單元串連而成。此外，還包括分別與各金屬電極相連的引腳。所述柱狀氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜；所述金屬電極為金屬鋁膜。

本發明的有益效果是：本發明只要簡單地控制單元內薄膜的厚度，使得厚度小于特定制備條件下氧化鋅的晶粒尺寸就可以了，而整個壓敏電阻的閾值電壓的可由串連單元的數目進行簡單控制。

附圖說明

圖1是本發明基于氧化鋅的低壓薄膜壓敏電阻器的基本單元的剖視圖；

圖2是本發明實施例由四個基本單元串連構成的基于氧化鋅的低壓薄膜壓敏電阻器的剖視圖；

圖3是圖2所示基于氧化鋅的低壓薄膜壓敏電阻器的閾值電壓與層數之間的關系圖。

具體實施方式

本發明的氧化鋅低壓壓敏電阻器由兩個或多個金屬電極-氧化鋅薄膜-金屬電極組成的基本單元串連而成，其中的氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜。一個金屬電極-氧化鋅薄膜-金屬電極的基本單元如圖1所示，由上電極1、柱狀氧化鋅薄膜2、下電極3構成。

一般的氧化鋅壓敏電阻由金屬-氧化鋅-金屬構成。氧化鋅晶粒與晶粒之間存在晶界。由于表面能帶彎曲，導致晶粒界面處形成一個背靠背的肖特基勢壘對，勢壘擊穿即導致壓敏電阻現象。普通的壓敏電阻器中氧化鋅層的厚度較大，因此氧化鋅薄膜厚度方向上可以看成許多晶粒的串聯，因此壓敏電阻器的閾值電壓較高。但是如果其中的氧化鋅薄膜為c軸取向的柱狀薄膜，那么厚度方向內只有一個晶粒，由此可以得到很低的閾值電壓。假定這樣一個基本單元的壓敏閾值電壓為V_m，那么，如果把兩個這樣的單元串連，就可以獲得閾值電壓2倍于V_m的壓敏電阻，依此類推，如果把N個這樣的單元串連，就可以獲得閾值電壓N倍于V_m的壓敏電阻。

實施例

參照附圖2，我們制作了一個4單元的氧化鋅薄膜壓敏電阻器。氧化鋅薄膜通過反應直流磁控濺射法制備，沉積時襯底溫度為400℃，XRD測試顯示此沉積條件下的氧化鋅薄膜為柱狀膜，膜厚為80nm。上、下電極為直流磁控濺射沉積的金屬鋁膜，厚度各為50nm，每個金屬電極上分別連接一個引腳4、5、6、7、8。

不同電極對之間測試得到的閾值電壓如表1所示。可見閾值電壓與電極之間的單元數目有簡單的線性關系。擬合結果表明每增加一個單元，閾值電壓約增加3.3伏，見圖3。

表1