[發(fā)明專利]制備超結(jié)VDMOS器件的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810057881.5
• 申請(qǐng)日: 2008-02-20
• 公開（公告）號(hào): CN101515547A
• 公開（公告）日: 2009-08-26
• 發(fā)明（設(shè)計(jì)）人: 蔡小五;海潮和;陸江;王立新
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 周國(guó)城

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件及其制造工藝技術(shù)領(lǐng)域，尤其是涉及功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOS)器件的制備方法。

背景技術(shù)

功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是近幾年迅速發(fā)展起來(lái)的新型功率器件，由于它比雙極型功率器件具有許多優(yōu)良性能：如高輸入阻抗，低驅(qū)動(dòng)電流，沒有少子存儲(chǔ)效應(yīng)，開關(guān)速度快，工作頻率高，具有負(fù)的電流溫度系數(shù)，并具有良好的電流自調(diào)節(jié)能力，可有效地防止電流局部集中和熱點(diǎn)的產(chǎn)生，電流分布均勻，容易通過(guò)并聯(lián)方式增加電流容量，具有較強(qiáng)的功率處理能力，熱穩(wěn)定性好，安全工作區(qū)大，沒有二次擊穿等，已廣泛應(yīng)用于各種電子設(shè)備中，例如高速開關(guān)電路，開關(guān)電源，不間斷電源，高功率放大電路，高保真音響電路，射頻功放電路，電力轉(zhuǎn)換電路，電機(jī)變頻電路，電機(jī)驅(qū)動(dòng)電路，固體繼電器，控制電路與功率負(fù)載之間的接口電路等。

導(dǎo)通電阻是VDMOS開關(guān)器件的一個(gè)重要指標(biāo)，其大小與信號(hào)通過(guò)器件引起多少衰減、產(chǎn)生多大功耗有直接關(guān)系。為了減小器件本身的功耗和提高開關(guān)速度，希望器件的導(dǎo)通電阻越小越好。

另一個(gè)重要特征指標(biāo)是單位面積的導(dǎo)通電阻(Ron?x面積)，較小的單位面積的導(dǎo)通電阻會(huì)使器件生產(chǎn)成本減小的同時(shí)，也減小了功耗。

傳統(tǒng)的VDMOS功率器件導(dǎo)通電阻受擊穿電壓限制而存在一個(gè)極限——稱之為“硅限(silicon?limit)”，而無(wú)法再降低。為了突破這一極限，許多新結(jié)構(gòu)器件不斷涌現(xiàn)出來(lái)，其中超結(jié)VDMOS就是其中比較成功的一種。超結(jié)VDMOS導(dǎo)通電阻Ron可以大大降低，甚至突破“硅限(silicon?limit)”。同樣，在相同的擊穿電壓、相同的導(dǎo)通電阻Ron下超結(jié)器件使用更小的管芯面積，從而減小柵電荷，提高開關(guān)頻率。

超結(jié)器件可以同時(shí)獲得低通態(tài)功耗和高開關(guān)速度的優(yōu)點(diǎn)，本發(fā)明也是在目前這種情況下提出了一種新穎的超結(jié)VDMOS器件制備方法。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問(wèn)題

在功率電路中，功率MOSFET主要用作開關(guān)器件，由于它是多子器件，所以其開關(guān)功耗相對(duì)較小。然而，它的通態(tài)功耗比較高，要降低通態(tài)功耗就必須減小導(dǎo)通電阻。對(duì)于理想N溝功率MOSFET，導(dǎo)通電阻與擊穿電壓之間的關(guān)系為R_on∝BV^2.5，導(dǎo)通電阻受擊穿電壓限制而存在一個(gè)極限——稱之為“硅限”(Silicon?limit)，而無(wú)法再降低。本發(fā)明的主要目的在于提供一種超結(jié)VDMOS器件的制備方法，以突破“硅限(Silicon?limit)”，在保持擊穿電壓不變的情況下，降低導(dǎo)通電阻，減小通態(tài)功耗。

(二)技術(shù)方案

為達(dá)到上述目的，本發(fā)明提供了一種制備超結(jié)VDMOS器件的方法，該方法包括下列步驟：

步驟1、在襯底1上外延生長(zhǎng)體硅2，對(duì)外延層2的表面進(jìn)行場(chǎng)區(qū)氧化，形成場(chǎng)區(qū)氧化層3；

步驟2、經(jīng)過(guò)光刻刻蝕形成有源區(qū)，在有源區(qū)氧化，LPCVD淀積多晶硅，光刻形成柵氧化層4區(qū)域，等離子刻蝕多晶硅5和氧化層，形成柵氧化層4；

步驟3、光刻P-區(qū)，淡硼注入，形成P阱區(qū)7，光刻P+區(qū)，濃硼注入，形成P+體區(qū)6；其中，淡硼注入的劑量是5E13cm^-2，注入能量為40kev，濃硼注入的劑量是2E15cm^-2，注入能量是45Kev；

步驟4、淀積氮化硅硬掩模層9，氮化硅光刻，高能硼注入，注入能量達(dá)到2至4Mev，注入劑量隨器件要求而調(diào)，形成外延層中的P-柱8；其中，高能硼注入能量達(dá)到2至4Mev，劑量從1e12cm^-2到1e13cm^-2；

步驟5、高溫度推進(jìn)，使結(jié)深控制在X_jp＝2μm左右；其中，高溫推進(jìn)溫度為1050度，時(shí)間為100分鐘，氣氛為N₂；

步驟6、光刻并進(jìn)行濃磷注入，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形成VDMOS器件源區(qū)11，并通過(guò)擴(kuò)散形成器件有效的MOS溝道區(qū)；其中濃磷注入劑量是5.5E14cm^-2，注入能量是90Kev；

步驟7、PECVD淀積硼磷硅玻璃12，并進(jìn)行850度半小時(shí)回流，使器件表面平坦化；

步驟8、光刻與刻蝕接觸孔，淀積金屬層13，然后形成金屬布線層，合金，并進(jìn)行背面處理。

優(yōu)選地，步驟1中所述外延層2的厚度為10μm，外延層電阻率為4Ω·cm。

優(yōu)選地，步驟2中所述柵氧化層4的厚度為100nm，多晶硅5的厚度為400nm。