[發明專利]一種形成用于欠壓鎖定電路的基準電壓的方法以及該電路

無效

• 申請號: 200810057865.6
• 申請日: 2008-02-19
• 公開（公告）號: CN101237182A
• 公開（公告）日: 2008-08-06
• 發明（設計）人: 鄭儒富
• 申請（專利權）人: 北京中星微電子有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00;H02M1/32;G05F3/26
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 陳紅

技術領域

本發明涉及欠壓鎖定電路，尤其涉及一種形成用于與電源采樣電壓相比較的基準電壓的方法及其欠壓鎖定電路。

背景技術

在DC-DC電源的管理芯片中，電壓的穩定尤為重要，因此需要在芯片內部集成欠壓鎖定電路來提高電源的可靠性和安全性。對于其它集成電路，為提高電路的可靠性和穩定性，欠壓鎖定電路同樣十分重要。

欠壓鎖定電路的本質就是通過比較一個基準電壓和電源的采樣電壓，同時輸出一個控制信號。傳統的欠壓鎖定電路的基本原理圖如圖1所示。電路包括一電壓采樣電路；一比較器；一輸出緩沖器，和一反饋回路。Vcc為待檢測的電源電壓，電阻R2、R3和R4組成Vcc的分壓采樣電路，實現對Vcc的采樣。NMOS開關管MN1和電阻R1組成比較器，對采樣電壓Vref和MN1的VTH進行比較，并輸出比較結果。反向器INV1和INV2組成緩沖器電路，可對比較器的輸出波形進行整形和緩沖，提高電路的負載能力。PMOS開關管MP1構成正反饋回路，可以實現電路的遲滯功能，防止電路在Vcc的閾值附近振蕩，增加系統的穩定性。因此，調整電阻R2、R3和R4的大小可以實現不同閾值和遲滯量的Vcc欠壓保護。

通過電阻R2、R3和R4對電源電壓VBAT取樣，然后和VTH相比較，判斷是否達到了鎖定閾值電壓VBAT(th)。

VBAT(th)=Vref(1+R3R4)---(4)]]>

合理設置VREF、R3和R4可以實現電源電壓下降到鎖定閾值電壓時輸出VCON信號鎖定VBAT的放電通路，關斷系統同時阻止電源過放電。為了防止噪聲干擾使比較器在鎖定閾值電壓附近來回翻轉，產生諧波振蕩，比較器應該具有一定的遲滯。

傳統的欠壓鎖定電路所產生的基準電壓VREF將跟隨溫度的變化而變化，而所產生的偏置電流I1將隨著電源電壓VBAT產生變化，并且考慮到晶體管參數受到溫度和寄生參數的影響使比較器的內建遲滯發生較嚴重的漂移，直接導致鎖定閾值電壓漂移，從而不能夠嚴格地控制電源的工作電壓范圍。

如果我們希望在各種溫度下欠壓鎖定的控制信號輸出時對應的VBAT變化范圍足夠小，我們就需要一個在整個溫度范圍內都變化足夠小的基準電壓。

發明內容

本發明所要解決的技術問題在于提出一種形成基準電壓的方法以及欠壓鎖定電路，利用一個帶隙基準源以形成穩定的基準電壓，進而通過與電源電壓的比較輸出一個穩定的控制信號。

本發明的一種形成用于欠壓鎖定電路的基準電壓的方法，包括在電源回路中提供一個基礎電流源；形成兩個相互并聯的第一和第二支路，其中該每一支路至少包括一三極管，用于形成具有正溫度系數的電流；將第一和第二三極管的基極相連，用于輸出該基準電壓；提供一個用于嵌位的誤差放大器，分別跨接在該第一和第二支路之間，用于獲得兩個電勢相等的第一和第二節點；提供一用于該基準電壓的補償電阻，使得該并聯支路輸出的具有正溫度系數的基礎電流在該補償電阻上產生與溫度成比例的電壓降。

本發明的一種欠壓鎖定電路，包括：一電源電壓采樣電路，用于跟蹤電源電壓的變化；一比較器，用于將采樣電壓與一基準電壓相比較；

一輸出緩沖器，用于對該比較器的輸出波形進行整形和緩沖，以提高電路的負載能力，和一反饋回路，用于增加穩定性，其特征在于，該欠壓鎖定電路還包括一基準電壓輸出電路，包括基礎電流輸出電路；相互并聯的第一和第二支路，其中該第一支路至少包括第一三極管；一個用于嵌位的誤差放大器，分別跨接在該第一和第二支路之間，用于獲得兩個電勢相等的第一和第二節點，其中，該第一和第二三極管的基極相連后作為該基準電壓的輸出端；一個用于補償該基準電壓的補償電阻，使得該基礎電流源分別經并聯的第一支路和第二支路和該補償電阻接地。

根據本發明的一個方面，由于利用了帶隙基準電壓源自產生基準電壓，通過對該自產生基準電壓進行溫度補償，確保了鎖定閾值電壓和遲滯量穩定。