[發明專利]三限位時基電路

有效

• 申請號: 200810048942.1
• 申請日: 2008-08-22
• 公開（公告）號: CN101656527A
• 公開（公告）日: 2010-02-24
• 發明（設計）人: 劉圣平
• 申請（專利權）人: 劉圣平
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種三限位時基電路，其特征在于：由四個模擬集成運算放大器A1～A4和正溫度系 數熱敏電阻Ptc、定值電阻R1～R6、二極管D1、三極管T1構成模塊核心電路，運算放大器 A1作為底限比較器，運算放大器A2作為上限比較器，運算放大器A3作為下限比較器，運算 放大器A4作為施密特觸發器；運算放大器A1、A2、A3的正相(+)輸入端并接在模塊核心 電路的信號輸入端(V_I)，運算放大器A2、A3的反相(-)輸入端分別作為模塊核心電路的 上限設置端(V_H)和下限設置端(V_L)，運算放大器A1的反相(-)輸入端作為底限設置端 (V_d)，底限設置端(V_d)的基準電位是由正溫度系數熱敏電阻Ptc或定值電阻R1的分壓點 提供，定值電阻R1的一端連接電源正極(V₊)，定值電阻R1的另一端連接正溫度系數熱敏電 阻Ptc的一端，正溫度系數熱敏電阻Ptc的另一端連接電源負極(V_-)；運算放大器A1的輸 出端連接二極管D1負極，二極管D1正極與運算放大器A4的反相(-)輸入端和模塊核心電 路的保顯/復位端口BER相連；運算放大器A2、A3、A4的輸出端分別連接電阻R2、R3、R4 的一端，電阻R2、R3、R4的另一端和運算放大器A4的正相(+)輸入端并接于電路節點V_f， 電阻R₅串接于電路節點V_f和電源正極(V₊)之間，電阻R₆串接于三極管T1基極和運算放大 器A4的輸出端之間；三極管T1的集電極作為模塊核心電路的放電端(DIS)，運算放大器A4 的輸出端作為模塊核心電路的控制輸出端(Vzo)與負載驅動電路相連接。

2.一種三限位時基電路，其特征在于：由四個模擬集成電壓比較器B1～B4和正溫度系 數熱敏電阻Ptc、定值電阻R1、R6、R8構成模塊核心電路，電壓比較器B1作為底限比較器， 電壓比較器B2作為上限比較器，電壓比較器B3作為下限比較器，電壓比較器B4作為施密特 觸發器；電壓比較器B1的正相(+)輸入端與電壓比較器B2、B3的反相(-)輸入端并接在 模塊核心電路的信號輸入端(V_I)，電壓比較器B2的正相(+)輸入端作為模塊核心電路的上 限設置端(V_H)，電壓比較器B3的正相(+)輸入端作為模塊核心電路的下限設置端(V_L)， 電壓比較器B1的反相(-)輸入端作為底限設置端(V_d)，底限設置端(V_d)的基準電位是由 正溫度系數熱敏電阻Ptc串聯定值電阻R1的分壓點提供，定值電阻R1的一端連接電源正極 (V₊)，定值電阻R1的另一端連接正溫度系數熱敏電阻Ptc的一端，正溫度系數熱敏電阻Ptc 的另一端連接電源負極(V_-)；電壓比較器B1、B2的輸出端之間串接有電阻R6，電壓比較器 B2、B3的輸出端之間串接有電阻R8，電壓比較器B1的輸出端還直接與模塊核心電路的保顯/ 復位端口BER相連接，電壓比較器B2的輸出端(Vm)還直接與電壓比較器B4的反相(-)輸 入端相連接；電壓比較器B4的正相(+)輸入端作為模塊核心電路的優先控制輸入端(FK)， 電壓比較器B4的輸出端作為模塊核心電路的控制輸出端(Vzo)與負載驅動電路相連接。