[發明專利]一種基于“圖”編碼的模擬電路的自動合成方法無效
| 申請號: | 200810047985.8 | 申請日: | 2008-06-12 |
| 公開(公告)號: | CN101299222A | 公開(公告)日: | 2008-11-05 |
| 發明(設計)人: | 甘朝暉;楊振坤;尚濤;余天佑;李高斌;蔣旻 | 申請(專利權)人: | 武漢科技大學 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50;G06N3/12 |
| 代理公司: | 武漢開元專利代理有限責任公司 | 代理人: | 樊戎 |
| 地址: | 430081*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 編碼 模擬 電路 自動 合成 方法 | ||
1.一種基于“圖”編碼的模擬電路的自動合成方法,其特征在于該模擬電路的自動合成步驟為:
第一步:用“無向雙連通多重圖”表示模擬電路,“圖”G記作(V,E),V是所有頂點的集合,E是所有邊的集合,“圖”的頂點表示元件之間的連接,“圖”的邊表示對應元件的類型和參數;元件包括電阻、電容、電感和二極管的兩端口元件以及包括場效應管、三極管和變壓器的多端口元件;
第二步:設定自動合成的模擬電路的功能參數;
第三步:模板模擬電路中或含有固定的輸入信號源和負載電阻,或含有固定的輸入信號源、負載電阻和供電電源,個體均在模板模擬電路的基礎上隨機產生;一個個體是一個模擬電路的“圖”編碼,個體的產生過程是:向模板模擬電路中隨機添加頂點,添加頂點的個數也是隨機的;在隨機添加的頂點和模板模擬電路中的頂點之間一直添加邊,直到該“圖”滿足雙連通性為止;
將隨機產生一個個體的過程重復N次,在模板模擬電路基礎上則隨機產生N個不同的個體,N個不同的個體表示N個不同的模擬電路,形成種群P;
第四步:評估種群P中所有個體所表示的模擬電路的性能,評估過程是:
先將每個個體轉換成SPICE格式的網絡表,再根據生成的網絡表,運行SPICE仿真程序,得到模擬電路仿真的結果,然后依據模擬電路仿真的結果,算出每個個體的親和力;
每個個體的親和力是一個與目標電路的k個性能值和每個個體的k個性能值有關的函數:
Affinity=f((Vt1,Vf1),(Vt2,Vf2),...,(Vtk,Vfk))
式中:(Vt1,Vt2,...,Vtk)是目標電路的k個性能值,
(Vf1,Vf2,...,Vfk)是個體的k個性能值;
個體的k個性能值和目標電路的k個性能值的差別越小,則個體的親和力越大;
第五步:將種群P中的所有個體按照親和力的大小降序排列,親和力高的n(n<N)個個體被選中,形成臨時種群PS,臨時種群PS中的個體同樣按照親和力的大小降序排列;
第六步:臨時種群PS被克隆,克隆后的個體形成克隆種群PC,克隆種群PC中第i個個體被克隆的份數與該個體的親和力成正比:
Ni=round(β·n/i)
式中:Ni是第i個個體被克隆的份數,?
β是克隆因子,
n是臨時種群PS中的個體數,
i是該個體在臨時種群PS中的序號,
round是四舍五入取整函數;
第七步:克隆種群PC中的個體被隨機選中的操作算子所修改,選中的操作算子為以下待選的操作算子中的全部或部分:
a、添加邊操作算子,
b、刪除邊操作算子,
c、修改邊操作算子,
d、添加頂點操作算子,
e、刪除頂點操作算子,
f、串聯操作算子;
選中的操作算子的個數由下式決定:
No=RAND(round(RM×L))
式中:RM是變異的概率,0<RM≤1,
L是預先設定的被選中的操作算子的最大個數,
round是四舍五入取整函數,
RAND(x)返回一個整數r∈[0,x-1];
對克隆種群PC中的個體修改后,形成變異種群PM,克隆種群PC和變異種群PM中的個體數目相同;
第八步:評估變異種群PM中的個體,評估的過程與第四步相同;
第九步:將評估后的變異種群PM中的個體首先按照親和力的大小降序排列,然后從中選出m(m<N)個親和力高的個體形成重選種群PR,若重選種群PR中的個體親和力高于種群P中的個體親和力,則種群P中的親和力低的個體將被替換,形成次新種群PN;
第十步:按照第三步所述的產生新個體的過程,隨機產生d(d<N)個新個體,然后替換次新種群PN中d個親和力低的個體,形成新種群PT;對新種群PT按照第四步所述的過程進行評估;
重復執行上述步驟中的第五步~第十步,依此循環,直到滿足要求的模擬電路生成為止;
在上述自動合成步驟中:?
“圖”的頂點分為輸入、輸出、電源、地和常規頂點五類,輸入、輸出、電源、地和常規頂點分別用VIN、VOUT、VPOWER、VGND和VNORMAL表示;在進化過程中,VNORMAL允許添加或刪除,VIN、VOUT、VPOWER和VGND禁止刪除或修改;
“圖”的邊分為輸入信號源、輸出負載、供電電源和常規邊四類,輸入信號源、輸出負載、供電電源和常規邊分別用EIN、EOUT、EPOWER和ENORMAL表示;在進化過程中,ENORMAL允許添加或刪除,EIN、EOUT和EPOWER禁止刪除或修改。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于武漢科技大學,未經武漢科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810047985.8/1.html,轉載請聲明來源鉆瓜專利網。





