[發明專利]基于多核網絡處理器的慢速路徑、快速路徑及其接口設計方法無效
| 申請號: | 200810047040.6 | 申請日: | 2008-03-12 |
| 公開(公告)號: | CN101330390A | 公開(公告)日: | 2008-12-24 |
| 發明(設計)人: | 李臘元;蔣漢平 | 申請(專利權)人: | 武漢理工大學 |
| 主分類號: | H04L12/02 | 分類號: | H04L12/02;G06F9/46 |
| 代理公司: | 武漢開元專利代理有限責任公司 | 代理人: | 潘杰 |
| 地址: | 430070湖*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 多核 網絡 處理器 慢速 路徑 快速 及其 接口 設計 方法 | ||
技術領域
本發明屬于一種多核網絡處理器,特別是一種基于多核網絡處理器的慢速路徑、快速路徑及其接口設計方法。
背景技術
多核網絡處理器是指在單個封裝內集成了更多的執行核,每個執行核是獨立的處理器,具有自己的執行集合以及體系結構資源;它基于片上系統平臺(SOC),集成多層應用加速和安全處理硬件單元,以及可配置的網絡接口。多核網絡處理器可以高速處理控制/數據平面、應用感知內容處理、深度包檢測、模式匹配和加密加速。它被廣泛的設計進了各種網絡設備,包括路由器、交換機、應用認知(Application-aware)網關、三網合一(Triple-play)網關、無線局域網(WLAN)、3G接入和聚合設備以及網絡存儲設備等。在這些環境中,網絡正在進化成一個可以提供數據、語音和視頻內容的多元混合體;應用傳輸需要線速處理L3-L7的數據和內容,加密、認證、入侵防護和防病毒等多層安全以及多功能的整合也成為了必須。因此,基于多核網絡處理器的軟件架構的通用性和高性能成為其廣泛應用的核心問題。
現在,基于多核網絡處理器的軟件架構與實現都變為極為復雜,近年來,國內外學者在多核網絡處理器的軟件架構方面做了大量的研究,但仍然存在許多尚未解決的問題,特別基于不同多核網絡處理器架構上,提供高性能的、面向高層應用設計的研究尚處于初期階段。
發明內容
本發明的目的是在總結前人研究工作的基礎上,對多核網絡處理器的分層軟件架構、軟件抽象層、內核優化、并行多線程設計、應用層平臺化進行了系統而深入的研究.著重研究了軟件架構的控制平面和數據平面分層結構、快速路徑與慢速路徑及其接口設計,提出了一個從硬件抽象層到應用管理的完整軟件架構,實現對多核網絡處理器的性能和功能的完整實現的基于多核網絡處理器的慢速路徑、快速路徑及其接口設計方法。
為了實現上述目的,本發明所采用的方法是:
第一步驟:構建多平面軟件架構:包括控制平面、數據平面、快速路徑管理器和緩沖管理器,其中:
控制平面:用來控制信令協議和本地數據包;
數據平面:包括慢速路徑和快速路徑,用來完成數據包的轉發;
快速路徑管理器:在快速路徑的存儲結構上存儲轉發路由,從快速路徑中收集例外并向慢速路徑傳送數據包,同時,從快速路徑的存儲結構中獲取統計信息;
緩沖管理器:控制平面內的公共API,通過與快速路徑管理器之間的接口,使快速路徑管理器感知到控制平面功能參數的改變;
第二步驟:快速路徑與慢速路徑的接口設計:
快速路徑虛擬接口(FPVI):在軟件架構中,將快速路徑中通過快速路徑虛擬接口(FPVI)進入內核網絡棧的數據包定義為兩類例外過程。這些例外都將數據包傳送到慢速路徑;
快速路徑與緩沖管理器接口(FPC):緩沖管理器通過Netlink監聽到異步Netlink事件,然后通過FPC接口將各種內核服務狀態轉換傳送到快速路徑管理器(FPM),而后由FPM對快速路徑中的處理過程進行同步更新狀態;
快速路徑統計接口(FPS):是內核收集物理或邏輯接口統計信息與MIB(管理信息數據庫)的接口,FPS利用net_device的get_stats()獲得網絡設備及其活動的統計結果和信息,這些信息以net_device_stats結構的形式返回,net_device結構中沒有指向含有統計數據的net_device_stats結構的指針,統計數據的結構必須被容納在網絡驅動程序的私有數據空間中,并由驅動程序方法get_stats()調用。
本發明針對多核網絡處理器的特性,設計多平面分層的軟件架構,提供高效的層2到層7的交換路由能力。針對多核網絡處理器的硬件和軟件特性,在系統軟件發面進行架構設計,同時利用對Linux內核方面的研究,開發出能夠發揮多核網絡處理器的高性能的軟件架構和接口,對Linux內核中沒有的快速路徑和慢速路徑的劃分進行了重新設計,并從控制平面和內核的角度新增了多個通用接口,能夠從應用復雜性和高性能需求的角度,對多核網絡處理器的應用開發提供先進的支持。
附圖說明
圖1為本發明多平面軟件構架圖。
圖2為本發明FPVI基本例外處理過程數據流程圖。
圖3為本發明本地發送例外處理過程圖。
圖4為本發明FPC與CM服務消息調動流程圖。
圖5為本發明CM與FPM之間的消息處理流程圖。
具體實施方式
下面結合附圖對本發明作進一步的詳細描述
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于武漢理工大學,未經武漢理工大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810047040.6/2.html,轉載請聲明來源鉆瓜專利網。





