[發(fā)明專利]一種片上網絡的路由節(jié)點微結構

無效

• 申請?zhí)枺?/td>: 200810046287.6
• 申請日: 2008-10-16
• 公開（公告）號: CN101383712A
• 公開（公告）日: 2009-03-11
• 發(fā)明（設計）人: 武暢;李玉柏;李桓;柴松;楊中明;王堅
• 申請（專利權）人: 電子科技大學
• 主分類號: H04L12/02
• 分類號: H04L12/02;H04L12/56
• 代理公司: 成都惠迪專利事務所
• 代理人: 梁 田

技術領域

本發(fā)明涉及一種路由節(jié)點微結構，具體地說，涉及一種片上網絡的路由節(jié)點微結構。

背景技術

隨著電子技術的發(fā)展，復雜SoC受到越來越多的關注。在目前的技術條件下，復雜SoC需要的物理基礎——單片上集成十億個以上的門成為可能；同時，其廣泛的應用范圍，使得市場對復雜SoC的需求大大增加。復雜SoC的應用領域很多，從安全系統(tǒng)、控制系統(tǒng)、個人健康系統(tǒng)，到主流消費品領域，如多媒體處理、個人通信、個人的計算、娛樂、視頻/圖象等等。事實上，目前針對這些應用的專用IC中，大部份已經有了很高的復雜度。但是，隨著科學研究和實現(xiàn)應用的逐漸深入，現(xiàn)有的專用IC越來越不能滿足人們對具有更強大功能的器件的需求，更加復雜的SoC的實現(xiàn)技術便成為研究熱點，一些新的理念和關鍵技術被提出來，并開始影響處理器的設計和復雜SoC的研發(fā)。

目前最復雜的SoC，在一個芯片上所包含的處理器數(shù)目也不超過十數(shù)個，更多數(shù)量的處理器的設計會面臨一系列困難。另一方面，是電子設計和制造技術的發(fā)展，可以在一個IC芯片上設計與集成足夠多的晶體管。但是，設計者常常不能夠充分開發(fā)和使用IC中所有的晶體管。到了2003年，各類實時處理SoC的復雜性，已經遠遠落后?于現(xiàn)在的硅技術發(fā)展的水平。復雜SoC設計的生產力缺口已經較大，并有繼續(xù)擴大的趨勢。

在目前的技術和需求的推動作用下，使用越來越多的處理器核和大量可重復使用的IP模塊，將它們集成在一個硅芯片上，將是未來復雜SoC設計的基礎。當處理器或IP數(shù)量達到上百或數(shù)百、甚至上千時，芯片內部采用什么通信結構就變得越來越重要。當前在SoC設計中，如SOPC技術、多處理器技術、SIMD技術等，總線是連接芯片上的各個IP或處理器的主要方式。但是，現(xiàn)有的總線結構卻有如下的困難：

一.總線能有效連接的部件數(shù)量較少，而且隨著總線連接部件的數(shù)量增加，各個部件之間的沖突也會增加，這就會使得SoC的復雜性受到限制；

二.隨著總線連接部件數(shù)量的增加，總線長度也會隨之增長，但是在SoC設計中，長的全局總線會造成SoC中的部件通信的瓶頸效應，從而降低通信效率，甚至引發(fā)阻塞；

三.將較多部件掛接在同一總線上，就要求所有的部件都具有標準統(tǒng)一的總線接口，這會為各個部件的設計帶來額外的開銷；

四.總線結構造成的通信瓶頸也會使得SoC的規(guī)模受到限制，由于不能提供高效的通信模式，使得能利用的芯片中的晶體管數(shù)量受到限制，從而造成SoC芯片性能受到限制。

五.由于連接SoC中各個部件的是單一的總線，在進行擴展的時候，必須為需擴展的部件設計能用于總線的接口，且各個部件的接口必須統(tǒng)一，這就降低了SoC的設計靈活性和可擴展性。

因此在復雜SoC設計中，隨著越來越多的IP被集成在單個硅芯片上，可編程和可定制的片上通信結構越來越占據(jù)主導地位。由于有相當豐富且價格便宜的特定功能的IP核，設計的重心就會集中在：如何實現(xiàn)有效的片上通信。而在片上網絡體系結構中，其各個部件的片上通信是通過部件所連接的路由節(jié)點來實現(xiàn)的，所以，路由節(jié)點是片上網絡通信的關鍵部分。

發(fā)明內容

本發(fā)明的目的是提供一種片上網絡的路由節(jié)點微結構，取代現(xiàn)有技術中片上網絡采用的總線結構，解決現(xiàn)有技術中存在的缺陷，提高片上網絡的通信效率和性能。

為了實現(xiàn)上述目的，本發(fā)明所采用的技術方案如下：

一種片上網絡的路由節(jié)點微結構，由輸入模塊和輸出模塊組成，其中，輸入模塊包括：

頭部譯碼模塊，負責對進入路由節(jié)點的數(shù)據(jù)進行頭部分析，并將數(shù)據(jù)輸入至輸入緩存模塊；輸入緩存模塊，用于緩存數(shù)據(jù)；輸入控制模塊，用于翻譯握手協(xié)議和對數(shù)據(jù)寫入輸入緩存模塊的過程進行控制；

而輸出模塊包括：輸出仲裁模塊，主要作用是控制數(shù)據(jù)向輸出緩存模塊輸入；輸出緩存模塊，用來存儲輸入端口傳入的數(shù)據(jù)，并在輸出控制模塊的控制下輸出數(shù)據(jù)；輸出控制模塊，用于實現(xiàn)對輸出鏈路的控制。

所述頭部譯碼模塊進行頭部分析的步驟包括：

首先根據(jù)路由算法確定數(shù)據(jù)的輸出端口；再向與輸出端口對應的VOQ發(fā)送請求信號；頭部譯碼模塊接受到VOQ發(fā)回的允許信號后，通過虛擬通道選擇器選擇一個非空通道將數(shù)據(jù)輸入至輸入緩存模塊。

所述虛擬通道選擇器通過RR調度算法來實現(xiàn)非空通道的選擇，以及將數(shù)據(jù)輸入至輸入緩存模塊。

所述RR調度算法包括如下步驟：