[發明專利]一種用于CHIRP擴頻通信系統的同步方法及元件

無效

• 申請號: 200810045455.X
• 申請日: 2008-07-03
• 公開（公告）號: CN101304260A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 劉皓;孫嘉
• 申請（專利權）人: 電子科技大學
• 主分類號: H04B1/69
• 分類號: H04B1/69
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于CHIRP擴頻通信系統的同步方法，包括產生一個本地參考信號，并將接收到的CHIRP信號與本地參考信號相乘，然后根據乘積信號中的頻率分量的處理來提取同步信號，其特征在于：本地參考信號是在同步信號的觸發下產生一個中心頻率與發射端發出的CHIRP信號的中心頻率的相同，而掃頻范圍和掃頻時間比發射端產生的CHIRP信號的掃頻范圍和掃頻時間都要大一倍的信號，對接收到的CHIRP信號與本地參考信號的共軛信號相乘后的乘積信號的處理以及同步時鐘信號的獲取過程是：

步驟1：將所述的乘積信號進行功率譜估計，

步驟2：分別找出功率譜估計中正頻率部分和負頻率部分的最大強度，

步驟3：計算正頻率部分的最大強度與負頻率部分的最大強度的強度差值，

步驟4：利用步驟3得到的強度差值的大小來調整同步時鐘信號的產生時間，并在該同步時鐘信號產生時間上產生同步時鐘信號；調整同步時鐘信號產生的時間的方法是：當差值為正時，將同步時鐘信號延遲產生；反之，則同步時鐘信號提前產生；同步時鐘信號延遲或提前的大小與差值成正比，

步驟5：同步時鐘信號再去觸發本地參考信號的發生，從而逐步減小接收信號與本地參考信號的時間差，直至時間差為零。

2.利用權利要求1所述的方法的一種用于CHIRP擴頻通信系統的同步元件，其特征是：用一個FPGA器件，通過對器件編程，將其內部劃分為乘法計算單元(201)、本地參考信號發生單元(202)、功率譜估計單元(203)、負頻率域最大值尋找單元(204)、正頻率域最大值尋找單元(205)、減法計算單元(206)和時間信號產生單元(207)，其各部分的輸入輸出關系為：本地參考信號發生單元(202)的輸出端連接到乘法計算單元(201)的一個輸入端，乘法計算單元(201)的另一個輸入端是同步元件的輸入信號；乘法計算單元(201)的輸出端與功率譜估計單元(203)的輸入端相連，功率譜估計單元(203)的輸出同時與正頻率域最大值尋找單元(205)和負頻率域最大值尋找單元(204)的輸入端連接，正頻率域最大值尋找單元(205)和負頻率域最大值尋找算法單元(204)的輸出端分別與減法計算單元(206)的兩個輸入端連接，減法計算單元(206)的輸出連接到同步時間信號產生單元(207)的輸入端，同步時間信號單元(207)的輸出引出兩個頭，其中一個頭連接到本地參考信號發生單元(202)的輸入端，另一個頭作為同步元件的輸出端。