[發明專利]多通道數字預失真處理裝置及預失真處理方法

有效

• 申請號: 200810044447.3
• 申請日: 2008-05-26
• 公開（公告）號: CN101594327A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 邱岱;潘文生;游傳遠
• 申請（專利權）人: 芯通科技（成都）有限公司
• 主分類號: H04L25/49
• 分類號: H04L25/49
• 代理公司: 成都立信專利事務所有限公司
• 代理人: 濮家蔚

1.多通道數字預失真處理裝置，有對基帶I/Q信號與來自射頻輸出的反饋信號進行 比較運算并生成用于修正基帶I/Q信號的預失真修正系數處理單元，其特征是：

a.所說的用于進行比較運算并生成用于修正基帶I/Q信號預失真修正系數的預 失真修正系數處理單元為預失真控制器(102)，其一端通過由系統的通道選擇信號(301) 控制的多通道輸入復用器(101)與各通道的基帶I/Q信號端相聯，

b.由基帶信號經變換后的射頻輸出信號的反饋信號，經復用反饋電路送入預失 真控制器(102)，所說的復用反饋電路中包括順序連接的由所說該通道選擇信號(301) 同步控制的射頻多路開關(106)、混頻器(105)、低通濾波(104)和模數變換器(103)， 其中混頻器(105)所需的本振信號由同參考源的外部本振信號(107)提供，

c.由所說該預失真控制器(102)生成的預失真修正系數，經輸出單元(110) 向各對應通道的預失真器(111，112，…11n)輸出。

2.如權利要求1所述的多通道數字預失真處理裝置，其特征是所說的輸出單元 (110)為由該通道選擇信號(301)同步控制、具有選通功能的開關型電路結構或相應 元器件的輸出復用器。

3.如權利要求1所述的多通道數字預失真處理裝置，其特征是所說的輸出單元 (110)為由輸出復用器經直連或SPI總線方式輸出。

4.如權利要求1至3之一所述的多通道數字預失真處理裝置，其特征是所說的預 失真控制器(102)為ASIC芯片。

5.如權利要求1至3之一所述的多通道數字預失真處理裝置，其特征是所說的預 失真控制器(102)為可編程門陣列單元。

6.如權利要求1至3之一所述的多通道數字預失真處理裝置，其特征是所說的多 通道輸入復用器(101)為具有選通功能的開關型電路結構或相應的元器件。

7.如權利要求1至3之一所述的多通道數字預失真處理裝置，其特征是所說的射 頻多路開關(106)為開關元件。

8.多通道數字預失真處理方法，將來自射頻輸出的反饋信號經混頻器、低通濾波 和模數變換器依次處理后，與基帶I/Q信號共同輸入預失真處理單元進行運算比較生成 預失真修正系數，并用其對基帶I/Q信號進行補償修正處理，其特征是使至少2路的多 通道系統的各基帶I/Q信號的發射通道以分時復用方式共用一套反饋和預失真控制裝置 (201)進行處理，其中各通道的基帶I/Q信號(302，303，…30n)通過受系統的通道 選擇信號(301)控制的多通道輸入復用器(101)輸入用于進行比較運算并生成預失真 修正系數的預失真控制器(102)；分別由基帶信號經變換后的對應通道的射頻輸出信號 的反饋信號，經同樣由該通道選擇信號(301)控制的射頻多路開關(106)及其后包括 順序設置的混頻器(105)、低通濾波(104)和模數變換器(103)的同一套復用反饋電 路也送入該預失真控制器(102)，并由該預失真控制器(102)比較運算生成預失真修正 系數，然后通過由所說該通道選擇信號(301)同步控制的輸出復用器輸出到各對應通道 的預失真器(111，112，…11n)，對該通道的基帶I/Q信號進行補償修正處理，所說復 用反饋電路中混頻器(105)所需的本振信號由同參考源的外部本振信號(107)提供。

9.如權利要求8所述的多通道數字預失真處理方法，其特征是所說的預失真控制 器(102)使用ASIC芯片或FPGA可編程門陣列實現。

10.如權利要求8或9所述的多通道數字預失真處理方法，其特征是所說各通道 的預失真器(111，112，.....，11n)獲得來自預失真控制器(102)的預失真修正系數后， 與當前運行使用的預失真修正系數比較并計算其差值，當差值小于預設的門限值時，該 通道的預失真器不更新當前運行所使用的修正系數，否則將用新獲得的預失真修正系數 替換當前運行所使用的修正系數。