[發明專利]具有自對準接觸孔的表面溝道PMOS器件及制作方法

有效

• 申請號: 200810044059.5
• 申請日: 2008-12-04
• 公開（公告）號: CN101752314A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 錢文生
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/768;H01L27/088;H01L23/522
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種具有自對準接觸孔 的表面溝道PMOS器件制作工藝方法。本發明還涉及一種具有自對準接觸 孔的表面溝道PMOS器件。

背景技術

自對準接觸孔是目前半導體集成電路制作工藝中經常采用的一種工 藝措施。這是因為自對準接觸孔的面積小，可有效減小兩個晶體管柵之間 的距離，增大器件密度。但是在采用自對準接觸孔的制作工藝過程中，要 求在多晶硅柵上覆蓋一定厚度的氮化硅薄膜，用來增加晶體管側墻高度， 隔離接自對準觸孔和多晶硅柵。所述氮化硅薄膜使NMOS晶體管和PMOS 晶體管的源漏離子注入都無法進入多晶硅柵。所述多晶硅柵的摻雜只能通 過在其淀積后采用普通N型注入來實現。因此PMOS器件的多晶硅柵是N 型，PMOS器件必須是埋溝器件，否則其閾值電壓太大。埋溝器件雖然具 有載流子遷移率較高的優點，但是其最大的缺點是必須有較高的閾值電壓 才能夠擁有較低的漏電流。在現在的半導體集成電路制作工藝中低閾值電 壓和低漏電流都是必須要達到的技術要求，特別是在一些低電壓的應用中 更是如此。可以預測埋溝器件必須要被表面溝道器件所替代。

發明內容

本發明要解決的技術問題是提供一種具有自對準接觸孔的表面溝道 PMOS器件制作工藝方法，能夠在不影響現有自對準接觸孔制作工藝的基 礎上制作表面溝道PMOS器件；為此，本發明還要提供一種具有自對準接 觸孔的表面溝道PMOS器件。

為解決上述技術問題，本發明的具有自對準接觸孔的表面溝道PMOS 器件制作工藝方法是采用如下技術方案實現的：

在P型襯底上依次形成N阱和柵氧化層；在所述柵氧化層上淀積多晶 硅柵層，形成至少兩個柵極；其中，

在所述多晶硅柵上依次淀積氮化硅柵覆蓋層和氧化硅柵覆蓋層，且使 氧化硅柵覆蓋層的厚度大于氮化硅柵覆蓋層的厚度；

刻蝕所述多晶硅柵層和兩層柵覆蓋層，形成所需要的形貌；

在所述柵氧化層的上表面淀積一層氮化硅，覆蓋柵氧化層、多晶硅柵 層和兩層柵覆蓋層，對所述氮化硅層進行光刻及刻蝕，形成氮化硅側墻；

采用濕法腐蝕去除氧化硅柵覆蓋層，暴露出所述的氮化硅柵覆蓋層， 形成側墻高于柵極的結構；

進行PMOS晶體管的源漏硼離子注入與退火，分別形成源區和漏區； 所述PMOS晶體管的源漏硼離子注入穿過氮化硅柵覆蓋層，進入多晶硅柵 層，實現表面溝道的PMOS器件；

淀積層間介質膜；

進行PMOS晶體管柵極接觸孔的刻蝕；

在兩個柵極之間的層間介質膜上涂敷光刻膠，曝光顯影形成自對準接 觸孔圖案，通過刻蝕形成自對準接觸孔。

一種具有自對準接觸孔的表面溝道PMOS器件，包括：

一P型襯底，依次位于該P型襯底上的N阱和柵氧化層；

在所述柵氧化層上形成的至少兩個柵極，位于柵極兩側的氮化硅側 墻；其中：所述氮化硅側墻高于柵極；通過PMOS晶體管的源漏硼離子注 入與退火分別形成的源區和漏區，所述PMOS晶體管的源漏硼離子注入穿 過氮化硅柵覆蓋層，進入多晶硅柵層，形成表面溝道PMOS器件；通過刻 蝕形成的PMOS晶體管柵極接觸孔以及位于兩個柵極之間的自對準接觸 孔。

采用本發明的方法制作表面溝道PMOS器件，作為自對準接觸孔工藝 所需的柵覆蓋層是由氮化硅加氧化硅兩層柵覆蓋層組成的；在完成PMOS 晶體管的側墻刻蝕后，去除氧化硅柵覆蓋層，使PMOS晶體管的源漏離子 注入可以穿透較薄的氮化硅柵覆蓋層，完成對PMOS晶體管柵的P型摻雜， 形成表面溝道的PMOS器件。在上述方法中由于PMOS晶體管側墻高度并未 改變，不會影響自對準接觸孔的形成。即使自對準接觸孔偏移到PMOS晶 體管柵上，由于多晶硅柵上還保留氮化硅柵覆蓋層，也能夠保證自對準接 觸孔與多晶硅柵之間的隔離，并且維持兩者之間較高的擊穿電壓。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是采用本發明的方法PMOS晶體管對在側墻刻蝕后的結構示意圖；

圖2是采用本發明的方法PMOS晶體管對在側墻刻蝕后去除氧化硅柵 覆蓋層的結構示意圖；

圖3是采用本發明的方法后PMOS晶體管對柵之間的自對準接觸孔示 意圖；