[發(fā)明專利]應(yīng)用于電源調(diào)整器的上電過沖電壓抑制裝置

有效

• 申請?zhí)枺?/td>: 200810043679.7
• 申請日: 2008-07-31
• 公開（公告）號: CN101640482A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設(shè)計）人: 何劍華
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: H02M3/156
• 分類號: H02M3/156;H02M1/34;H02M1/36
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及一種應(yīng)用于芯片上電源裝置，具體涉及一種應(yīng)用于電源調(diào) 整器上的電壓抑制裝置。

背景技術(shù)

目前，典型的以PMOS為輸出驅(qū)動元件的電源調(diào)整器框圖如圖1所示， 其中包括誤差放大器、電阻反饋網(wǎng)絡(luò)(R0和R1)以及輸出驅(qū)動管(晶體 管M0)。其中基準(zhǔn)電壓VREF一般由精準(zhǔn)的電壓源提供給一個精準(zhǔn)的電位。

以圖1的電路為例，由于在瞬間上電，例如，輸入電壓節(jié)點以1V/ns 的速度從0上升到了5V，而此時，由于PGATE點的電位還來不及上升， 從而導(dǎo)致晶體管M0的柵源電壓非常高，比正常工作時的電壓要高十倍或 者更高，從而電流差不多是實際應(yīng)用中需要的驅(qū)動電流大100倍或更多， 這些多余的電流將在輸出節(jié)點輸出電壓節(jié)點上累積很高的電荷，也就是 說，在輸出電壓節(jié)點上有很大的過沖電壓，有可能過沖電壓就等于輸入電 壓節(jié)點。因為需要環(huán)路通過負(fù)反饋，使PMOS的柵源電壓工作在一個正常 的電壓值。而環(huán)路的帶寬通常都在KHz的量級，因此整個環(huán)路大約需要 us到ms的量級才能使輸出電壓節(jié)點從很高的過沖電壓恢復(fù)到正常的工作 電壓。那么使用該電壓調(diào)整器的輸出作為電源的IP，假設(shè)IP使用的是低 壓1.8V的MOSFETs，那么在過沖從有到無的過程就有可能使這些低壓IP 的器件損壞。

通常解決輸出電壓過沖有幾個典型方法。第一種是使用盡可能大的 Cout電容，Cout越大，輸出電壓節(jié)點就越小。第二種方法是使用電壓監(jiān) 測電路，當(dāng)監(jiān)測到輸出電壓高于閾值電壓時，就通過額外的電路抬高PMOS 的柵源電壓。這個額外的反饋電路的帶寬可以做得非常高，從而使輸出電 壓節(jié)點上不會有很大的過沖。但是若輸入電壓節(jié)點的速度比這個額外的反 饋電路響應(yīng)速度要高，那么輸出電壓節(jié)點上仍然會有些許的過沖。第三種 方法是改變輸出元件的類型。

第一種方法會增加很大的版圖面積或者需要芯片外置電容，影響生產(chǎn) 成本。第二種方法只能保證在一定頻率以上的電源上電過程不會出現(xiàn)過沖 電壓。第三種簡單改變輸出元件會導(dǎo)致在某種工作條件下無法實現(xiàn)原有的 性能。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種應(yīng)用于芯片中無需外接電容 的電壓調(diào)整器的過沖電壓抑制裝置。

為了解決以上技術(shù)問題，本發(fā)明提供了一種應(yīng)用于電源調(diào)整器的上電 過沖電壓抑制裝置，包括：誤差放大器，其同相端連接一基準(zhǔn)電壓節(jié)點， 其反相端連接有反饋網(wǎng)絡(luò)；輸出驅(qū)動管，其源極連接輸入電壓節(jié)點，柵極 連接誤差放大器的輸出端，漏極與輸出電壓節(jié)點相連接；反饋網(wǎng)絡(luò)，其一 端與誤差放大器反相端相連接，另一端與輸出電壓節(jié)點相連接；源跟隨器， 其輸入管的漏極與輸入電壓節(jié)點相連，柵極與輸出電壓節(jié)點相連，源極與 電流產(chǎn)生電路的電流負(fù)載管相連；耦合電容，其一端連接輸出驅(qū)動管的柵 極，另一端連接源跟隨器的輸出端；電流產(chǎn)生電路，包括源跟隨器的電流 負(fù)載管，所述電流負(fù)載管與源跟隨器的源極以及耦合電容相連。

本發(fā)明的有益效果在于，電路面積小，功耗低，并且無論輸入電壓 節(jié)點以多快的速度上電，輸出電壓都不會有無法接受的過沖電壓出現(xiàn)，從 而對改善整體性能有很大的幫助；同時無需芯片外置電容，有效降低生產(chǎn) 成本。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細(xì)說明。

圖1是現(xiàn)有典型的電壓調(diào)整器框圖；

圖2是本發(fā)明實施例的過沖電壓抑制電路示意圖；

圖3是本發(fā)明一實施例的具體電路圖；

圖4是本發(fā)明另一實施例的具體電路圖。

具體實施方式

本發(fā)明中的電壓調(diào)整電路結(jié)構(gòu)主要在傳統(tǒng)的電路結(jié)構(gòu)(如圖1所示) 上加入了晶體管M1、電流產(chǎn)生電路I0和耦合電容C0(耦合電容C0的容 值比較大，比晶體管M0和走線等帶來的寄生電容要大)，如圖2所示。采 用這樣的方案的優(yōu)點在于，面積小，功耗低，并且無論輸入電壓節(jié)點以多 快的速度上電，輸出電壓都不會有無法接受的過沖電壓出現(xiàn)從而對改善整 體性能有很大的幫助。

整個過沖電壓抑制電路分為3個組成部分：

1)電流產(chǎn)生電路，圖3中的左側(cè)的9個晶體管M3~晶體管M11，電容 C2以及電阻R4；具體連接方式如圖中所示，用于產(chǎn)生偏置電壓來偏置2) 中的晶體管M2管的柵電位，并且可以通過C2很方便的控制電壓建立時間， 也就是，電流建立時間。