[發明專利]用低壓MOS晶體管耐高壓的解碼電路和實現方法

有效

• 申請號: 200810043652.8
• 申請日: 2008-07-21
• 公開（公告）號: CN101635165A
• 公開（公告）日: 2010-01-27
• 發明（設計）人: 王楠;馮國友
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G11C8/10
• 分類號: G11C8/10;G11C16/08;G11C16/30
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

1.一種用低壓MOS晶體管耐高壓的解碼電路，包括：兩個串接的CMOS 反相器，其特征在于：還包括四個開關，所述四個開關均具有一個公共端， 兩個連接端和一個控制端；

第一個CMOS反相器的PMOS晶體管(MP1)的襯底，與第二個CMOS 反相器的PMOS晶體管(MP2)的襯底和第二個開關(KA2)的公共端相連 接，第二個開關(KA2)的兩個連接端分別接電源和接地；

第一個CMOS反相器的PMOS晶體管(MP1)的源極，與第二個CMOS 反相器的PMOS晶體管(MP2)的源極和第一個開關(KA1)的公共端相連 接，第一個開關(KA1)的兩個連接端分別懸空和接電源；

第一個CMOS反相器的NMOS晶體管(MN1)的源極與襯底，和第三個 開關(KA3)的公共端相連接，第三個開關(KA3)的兩個連接端分別接 0.5倍負高壓和接地；

第二個CMOS反相器的NMOS晶體管(MN2)的源極與襯底，和第四個 開關(KA4)的公共端相連接，第四個開關(KA4)的兩個連接端分別接負 高壓和接地。

2.如權利要求1所述的用低壓MOS晶體管耐高壓的解碼電路，其特 征在于：還包括一個時序產生電路，用于控制所述四個開關的控制端。

3.如權利要求1所述的用低壓MOS晶體管耐高壓的解碼電路，其特 征在于：所述0.5倍負高壓和負高壓由電荷泵電路產生。

4.一種存儲器電路，包括：

一個存儲器單元陣列；

其特征在于：還包括一個權利要求1所述的解碼電路，將預解碼器產 生的地址信號解碼并驅動所述存儲器單元陣列中的存儲器單元的字線。

5.如權利要求4所述的存儲器電路，其特征在于，在編程的模式下， 第一個CMOS反向器的輸入為地，兩個CMOS反相器中PMOS晶體管的襯底 均由電源切換到地，源極均由電源切換到懸空狀態；第一個CMOS反相器 中NMOS晶體管的襯底和源極均由地切換到0.5倍負高壓，第二個CMOS 反相器中NMOS晶體管的襯底和源極均切換到負高壓，第二個CMOS反相器 的輸出即解碼器字線輸出為負高壓。

6.如權利要求4所述的存儲器電路，其特征在于，所述四個開關的 控制端由時序產生電路控制。

7.一種用低壓MOS晶體管實現耐負高壓的解碼電路實現方法，其特 征在于：采用N個依次串接的CMOS反相器，N≥2，所述CMOS反相器中所 有PMOS晶體管的源極切換為高阻，襯底切換為地；第一個CMOS反相器的 NMOS晶體管的源極至第N個CMOS反相器的NMOS晶體管的源極依次分別 接1/N倍負高壓，2/N倍負高壓，直至(N-1)/N倍負高壓和負高壓；第 一個CMOS反相器的輸入端接地，各CMOS反相器的輸出依次分別為1/N 倍負高壓，2/N倍負高壓，直至(N-1)/N倍負高壓和負高壓。

8.如權利要求7所述的解碼電路實現方法，其特征在于：所述1/N 至(N-1)/N倍負高壓和負高壓由負電荷泵產生。

9.如權利要求7所述的解碼電路實現方法，其特征在于：所述切換 按如下時序規則進行：

升壓時，首先切換各CMOS反相器中的PMOS晶體管的源極，然后再切 換所述PMOS晶體管的襯底；再將各CMOS反相器中NMOS晶體管的源極， 從前至后依次分別切換到1/N倍負高壓，2/N倍負高壓，直至(N-1)/N 倍負高壓和負高壓；

降壓恢復時，首先將各CMOS反相器中NMOS晶體管的源極，從后至前 依次分別切換回地，然后再將各CMOS反相器中PMOS晶體管的襯底切換回 電源，最后將各CMOS反相器中PMOS晶體管的源極切換回電源。

10.如權利要求7所述的解碼電路實現方法，其特征在于：通過電壓 分壓的形式使低壓MOS晶體管的各極之間的相對電壓仍然在額定要求的 范圍內；而絕對電壓實現高壓耐壓。