[發明專利]封裝結構、封裝方法及感光裝置

有效

• 申請號: 200810042930.8
• 申請日: 2008-09-12
• 公開（公告）號: CN101369568A
• 公開（公告）日: 2009-02-18
• 發明（設計）人: 王之奇;俞國慶;鄒秋紅;王蔚
• 申請（專利權）人: 晶方半導體科技（蘇州）有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L27/146;H01L21/60
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 李麗

技術領域

本申請涉及封裝結構、形成該封裝結構的封裝方法以及由該封裝結構形成的感光裝置。

背景技術

晶圓級芯片尺寸封裝(Wafer?Level?Chip?Size?Packaging，WLCSP)技術是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術，封裝后的芯片尺寸與裸片一致。晶圓級芯片尺寸封裝技術改變傳統封裝如陶瓷無引線芯片載具(Ceramic?Leadless?Chip?Carrier)、有機無引線芯片載具(Organic?LeadlessChip?Carrier)和數碼相機模塊式的模式，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。經晶圓級芯片尺寸封裝技術封裝后的芯片尺寸達到了高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。晶圓級芯片尺寸封裝技術是可以將IC設計、晶圓制造、封裝測試、基板制造整合為一體的技術，是當前封裝領域的熱點和未來發展的趨勢。

美國專利申請第US2001018236號公開了Shellcase公司的一種基于晶圓級芯片尺寸封裝技術所制造的封裝結構及其制造方法。如圖1所示，該封裝結構包括基底114、基底114上的空腔壁116、焊墊112、包含感光元件100的芯片102以及焊接凸點110，芯片102的第一表面通過焊墊112與基底114上的空腔壁116壓合形成空腔120；芯片102的另一表面上形成有樹脂層104；樹脂層104的另一表面部分覆有玻璃層106；玻璃層106上部分覆有中介金屬層108，中介金屬層108與焊墊112以及焊接凸點110連接形成電連通。

從圖1可知，為了提供支撐及絕緣等功能，現有的封裝結構100需要在芯片102形成有光學元件100一面的相對面設置多層覆層，使得封裝結構100的厚度增加。另外，焊墊112與中介金屬層108的接觸面積小，容易形成斷路。

上述封裝結構的裝配示意圖如圖2所示。封裝結構100裝配后的整體厚度＝透鏡170厚度的一半+透鏡170的焦距+感光元件100至焊接凸點110頂端的厚度+PCB電路板的厚度。從圖2還可知，為了方便封裝結構100的裝配，透鏡170的直徑一般會大于封裝結構100中方形基底114的對角線長。

從圖2可知，現有的封裝結構100在裝配后的整體厚度較大，且透鏡170的尺寸也較大。再者，現有技術中，還可能需要在芯片120上的焊墊115之外還要設置延伸焊墊(圖未示)，使得制造芯片120的晶圓的可利用面積減少。

發明內容

本申請所要解決的技術問題是：如何提高封裝結構的穩定性并降低封裝結構的厚度。

為解決上述技術問題，本申請提供一種封裝結構，包括基底、芯片和與芯片上的焊墊電連通的焊接凸點，所述焊接凸點位于所述基底上。

根據本申請的另一方面，還提供一種封裝方法，包括步驟：提供半封裝結構，所述半封裝結構包括基底和芯片，所述芯片上具有暴露的焊墊；在所述半封裝結構的基底一側形成與所述焊墊電連通的焊接凸點。

根據本申請的又一方面，還提供一種感光裝置，還包括鏡頭和印刷電路板，所述印刷電路板位于所述鏡頭和所述封裝結構之間。

本申請所要求保護的封裝結構的技術方案中，焊接凸點位于基底上，避免現有技術在封裝結構的芯片一側形成凸點時所必須形成的多層覆層結構，從而減少了封裝結構的厚度。

另外，導電層部分或全部覆蓋所述焊墊，使得導電層與焊墊的連接面積增大，從而降低了該處連接的失效概率，提高了封裝結構的穩定性。

附圖說明

圖1為現有技術封裝結構示意圖；

圖2為圖1所示封裝結構的裝配示意圖；

圖3為本申請封裝結構一個實施例的結構示意圖；

圖4為本申請封裝方法一個實施例的流程圖；

圖5至圖11為本申請封裝方法的一個實施例中封裝結構制造過程的示意圖；

圖12為本申請封裝結構一個實施例的裝配示意圖。

具體實施方式

本實施例提供一種封裝結構以及相應的封裝方法，避免現有技術在封裝結構的芯片一側形成凸點時所必須形成的多層覆層結構，從而有效減少封裝結構的厚度。

下面以光學傳感器芯片的封裝為例，結合附圖對本申請的具體實施方式進行詳細說明。