[發明專利]高速寫入相變存儲器及其高速寫入方法

有效

• 申請號: 200810041415.8
• 申請日: 2008-08-05
• 公開（公告）號: CN101359504A
• 公開（公告）日: 2009-02-04
• 發明（設計）人: 富聰;宋志棠;蔡道林;封松林
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C16/08;G11C16/10
• 代理公司: 上海光華專利事務所
• 代理人: 余明偉

1.一種高速寫入相變存儲器，所述高速寫入相變存儲器包括地址寄存器和數據寄存器，用于存儲多位數據和多位地址；

SET驅動電路，用于同時驅動多位數據的并行寫入；

列選通器，用于同時選通多條位線；

行地址譯碼器；

列地址譯碼器；

相變電阻存儲陣列；由所述列選通器、行地址譯碼器及列地址譯碼器控制；

讀出放大電路；

RESET驅動電路；

邏輯控制電路；用于控制各個電路之間的連接；

其特征在于：所述高速寫入相變存儲器包括至少兩個相互獨立的地址寄存器、數據寄存器、SET驅動電路、列選通器、相變電阻存儲陣列、行地址譯碼器及列地址譯碼器；其中，該存儲器的寫入步驟如下；

CS信號控制地址和數據寄存器，CS信號的上升沿觸發地址和數據寄存器；

將要寫入的第一組數據和與之對應的地址，寄存在第一地址和第一數據寄存器中，并經過一小段時間延遲，待信號穩定后，第一SET驅動電路和RESET驅動電路同時工作，對由第一行地址譯碼器，第一列地址譯碼器和第一列選通器控制的第一相變存儲陣列進行數據寫入；

當RESET操作完成后，不等待第一SET驅動電路完成寫操作，CS信號第二個上升沿觸發第二地址和第二數據寄存器，將第二組要寫入的數據和與之對應的地址，寄存在第二地址和第二數據寄存器中，并經過一小段時間延遲，待信號穩定后，第二SET驅動電路和RESET驅動電路同時工作，對由第二行地址譯碼器，第二列地址譯碼器和第二列選通器控制的第二相變存儲陣列進行數據寫入；

以此類推，繼續連續寫入數據。

2.如權利要求1所述的高速寫入相變存儲器，其特征在于：所述相互獨立的地址寄存器、數據寄存器、SET驅動電路、列選通器、相變電阻存儲陣列、行地址譯碼器及列地址譯碼器數目為三個；該高速寫入相變存儲器包括一個或三個相互獨立的RESET驅動電路。