[發明專利]SANOS存儲單元結構無效
申請號: | 200810040291.1 | 申請日: | 2008-07-03 |
公開(公告)號: | CN101621007A | 公開(公告)日: | 2010-01-06 |
發明(設計)人: | 三重野文健 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/8247;H01L21/84;H01L29/792;H01L29/51;H01L27/115;H01L27/12 |
代理公司: | 北京集佳知識產權代理有限公司 | 代理人: | 劉繼富;顧晉偉 |
地址: | 201210*** | 國省代碼: | 上海;31 |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | sanos 存儲 單元 結構 | ||
技術領域
本發明涉及集成電路以及制造半導體器件的方法。更特別地,本發 明提供具有非易失性的快閃存儲單元的半導體器件和制造該器件的方 法。僅僅作為舉例,本發明已經應用于硅-氧化鋁-氮化物-氧化物-硅 (SANOS)存儲單元結構和用于制造該存儲單元結構的方法。但是應認 識到本發明具有寬得多的應用范圍。例如,本發明可以應用于各種器件, 比如動態隨機存取存儲器件、靜態隨機存取存儲器件、快閃存儲器件、 嵌入式片上系統應用、三維存儲陣列等。
背景技術
集成電路或″IC″已經從在單硅芯片上制造的少量互連器件發展到 幾百萬個器件?,F在的IC具有遠超過原來設想的性能和復雜性。為了 實現復雜性和電路密度(即,能封裝到給定芯片面積上的器件數目)的 改進,亦稱為器件“幾何尺寸”的最小器件特征尺寸隨著每代IC變得 越來越小?,F在制造的半導體器件具有橫斷面小于1/4微米的特征。
增加電路密度不僅改善IC的復雜性和性能,而且為消費者提供較 低成本的部件。IC制造設備可花費數億,或甚至數十億美元。各個制 造設備將具有一定晶片生產能力,并且各個晶片上將具有若干IC。因 此,通過使得IC的單個器件更小,可以在各個晶片上制造更多器件, 因此增加制造設備的產量。使器件更小非常具有挑戰性,這是因為IC 制造中使用的每個工藝具有限制。即,給定工藝通常僅能加工小至一定 的特征尺寸,然后需要改變工藝或器件布局。
舉例來說,對于非易失性快閃存儲器件,已經提出將氧化物-氮化物 -氧化物(ONO)電介質作為電荷捕獲存儲層用于將來高密度存儲應用。 使用絕緣的氮化物薄膜存儲電荷比常規導體浮置柵極更加可靠,特別是 氧化物層中具有缺陷的時候。然而,縮小存儲單元尺寸時,由于數據保 持特性阻礙了進展。具體地,希望降低總的氧化物厚度使得較低的電壓 可產生相同的編程電場。同時,希望在單元尺寸變小時,俘獲電荷的保 持時間即使不是更長,也應保持不變。一個可行解決方案是由具有大勢 壘高度的高介電常數(高-k)材料代替阻擋氧化物層。因此,等效總氧化 物厚度可以降低,同時沒有因為更薄的物理厚度而犧牲捕獲性能。
由上可知,需要改進的半導體器件加工技術,包括在存儲單元中使 用高-k電介質。
發明內容
本發明涉及集成電路以及制造半導體器件的方法。更特別地,本發 明提供具有非易失性的快閃存儲單元的半導體器件和制造該器件的方 法。僅僅作為舉例,本發明已經應用于硅-氧化鋁-氮化物-氧化物-硅 (SANOS)存儲單元結構和用于制造該存儲單元結構的方法。但是應認 識到本發明具有寬得多的應用范圍。例如,本發明可以應用于各種器件, 比如動態隨機存取存儲器件、靜態隨機存取存儲器件、快閃存儲器件、 嵌入式片上系統應用、三維存儲陣列等。
在一個具體實施方案中,本發明提供制造硅-氧化鋁-氮化物-氧化物 -硅(SANOS)存儲單元結構的方法。該方法包括提供具有表面區域的 硅襯底。該方法還包括形成包括在表面區域上順序生長的氧化硅層、氮 化硅層、氧化鋁層、和柵極層的多層。另外,該方法包括圖案化和蝕刻 該多層以形成限制的結構,該限制的結構之外的表面區域被暴露;該限 制的結構包括能形成柵電極的柵極層。此外,該方法包括在表面區域中 形成源極區和漏極區。源極區和漏極區彼此分離地位于該限制的結構的 相對側。
在另一個具體的實施方案中,本發明提供具有SANOS存儲單元結 構的半導體器件。該器件包括具有表面的硅襯底。另外,該器件包括在 所述表面中的源極區和漏極區。該漏極區和源極區彼此分離。該器件還 包括在表面上并且在源極區與漏極區之間的限制的介電結構。該限制的 介電結構順序地包括氧化硅層、氮化硅層和氧化鋁層。此外,該器件包 括覆蓋氧化鋁層的柵極區。
在又一個具體的實施方案中,使用集束型設備(Cluster?Tools)分別沉 積不同的層而不暴露于大氣,從而形成多層膜。在限制的介電層疊結構 中氧化硅、氮化硅和氧化鋁的組合能夠形成等效總氧化物厚度(EOT) 降低的的高可靠電荷存儲元件。在一個實施方案中,該制造SANOS存 儲單元結構的方法與用于順序多層沉積的基于集束型設備的標準 CMOS技術相容,并能縮小和三維地堆疊集成(stacking?integarion)。 此外,在另一個實施方案中,可以嵌入該SANOS存儲單元結構,用于 片上系統的應用。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810040291.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:降低信號線路間遠端串擾的架構
- 下一篇:后段制程模擬基底及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造