[發明專利]一種適用于精簡指令集處理器的加密單元

有效

• 申請號: 200810039608.X
• 申請日: 2008-06-26
• 公開（公告）號: CN101304312A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 韓軍;韓林;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: H04L9/30
• 分類號: H04L9/30;G06F9/30
• 代理公司: 上海正旦專利代理有限公司
• 代理人: 陸飛;盛志范

技術領域

本發明屬于集成電路設計領域，具體提出一種適用于精簡指令集處理器(RISC處理器)加密單元電路。

背景技術

在計算機系統和通信網絡中，密碼算法被廣泛應用于敏感信息的保護。隨著無線網絡通信技術的飛速發展，密碼學運算處理能力成為許多無線設備工作負擔的重要組成部分。然而，對于高密度高強度的密碼學運算而言，相對有限的處理能力成為了手持設備性能提高的瓶頸。專用集成電路(ASIC)的解決方案可以達到功能和性能上的要求，但是缺乏靈活性、可配置性以及在設備使用周期中的可拓展性。而通用處理器，具有較好的靈活性，但是在性能、功耗、成本等方面不具優勢。一種理想的解決方案是以高效處理密碼學運算的專用功能單元來拓展傳統的處理器架構。事實上，集成了專用加密功能單元的可編程安全領域專用處理器對于處理涉及到多種密碼算法和高強度密碼學運算的安全應用十分有效。

公鑰算法和散列函數是密碼算法中的兩類，在幾乎所有的安全協議中起到了不可替代的作用。公鑰密碼算法可提供鑒別服務，散列函數提供了數據完整性的保障，數字簽名的產生和驗證則需要公鑰算法和散列函數的組合使用。因而，同時需要公鑰算法和散列函數的應用場合見諸于眾多的安全協議。

為適應激烈的市場競爭，低成本和對新算法的靈活適應能力是對安全處理器產品的重要要求。公鑰算法(如RSA)和散列函數(如SHA-1)是密碼算法中的兩大分支，在傳統的設計方法中，這兩種算法是分別實現的，例如使用多個協處理器，這勢必帶來了成本的提高。為此，如何找到一種復用結構，可同時加密RSA和SHA-1兩種算法，在加速公鑰算法和散列函數的計算的同時，又盡可能使其硬件實現減小額外的硬件開銷，減小硬件實現的吞吐率的負擔，就成為了一個急待解決的問題。

發明內容

本發明的目的是提出一種適用于RISC處理器加密單元，能集成于RISC處理器中，加速公鑰算法和散列函數的計算，同時顯著地降低硬件成本。

本發明提出的適用于RISC處理器的RSA/SHA復用加密單元執行密鑰長度為1024位的RSA算法的時間為190ms，執行SHA-1算法的吞吐率達到64MHz。如采用中芯國際(SMIC)0.18μm標準CMOS工藝進行邏輯綜合，最高時鐘頻率可達到196MHz，核心電路等效門為2.6K。

在RSA算法中，加密和解密都是通過對大整數的模冪來進行，其中模冪可用一系列的模乘來實現。安全強度的要求使RSA的數據寬度達到了512-4096位。單純地應用硬件來實現這種超長位寬的模乘運算勢必帶來較高的成本和較長的關鍵路徑。1985年，Montgomery提出了一種模乘算法，不通過循環的除法即可實現模乘運算。在蒙哥馬利模乘算法中，所有的中間結果都以右移和模加運算產生，非常適用于超大規模集成電路(VLSI)實現。可以應用字串行結構來實現蒙哥馬利模乘，字串行模乘能夠將n位的模乘分解為字級運算。應用了字串行架構的可伸縮的蒙哥馬利模乘算法如下：

字串行架構的可伸縮的蒙哥馬利模乘算法

輸入：A∈[1，P-1]，B∈[1，P-1]，P

輸出：((A×B)×2^-n)mod?P，n是P的比特數

{for(i＝0；i＜＝n/w-1；i＝i+1)

S_tmp＝0；

for(j＝0；j＜＝n/w-1；j＝j+1)

{B^j+P^j＝BP^j；

S_tmp＝W_Monpro(Aⁱ，B^j，B^j，BP^j，S_tmp，Qs，j)；

if(j＞0)reg_S[jw+w-1:jw]＝S_tmp[w-1:0]；

if(≠n/w-1)

S_tmp[w-1:0]＝reg_S[jw+2w-1:jw+w]；

else

S_tmp[w-1:0]＝0；

S_tmp[2w-1:w]＝S_tmp[2w-1:w]+S_tmp[w-1:0]；

if(j＝n/w-1)reg_S[jw+w-1:jw]＝S_tmp[2w-1:w]；

}

if(reg_S＞P)reg_S＝reg_S-P；

return?reg_S；

}

其字級算法如下：

字級蒙哥馬利模乘算法