[發明專利]一種用于制備單層多晶硅柵非揮發性存儲器的方法

無效

• 申請號: 200810033364.4
• 申請日: 2008-01-31
• 公開（公告）號: CN101499405A
• 公開（公告）日: 2009-08-05
• 發明（設計）人: 金起凖;崔崟;郭兵;梅奎;程超
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/336;H01L21/8247;H01L21/31;H01L29/78;H01L27/115
• 代理公司: 北京市金杜律師事務所
• 代理人: 羅 朋

技術領域

本發明涉及一種用于制備單層多晶硅柵非揮發性存儲器的方法。

背景技術

非揮發性存儲器技術的主要特征是廣泛使用浮柵單元，如EEPROM。按照柵結構不同，浮柵單元可以分成兩類，一種是所謂的堆疊柵(即雙層多晶硅柵)結構，如圖1所示，其中包括：P型硅襯底11、P-阱12、淺槽隔離13、柵極氧化層14、浮柵15、內層隔離層16、控制柵17疊置于浮柵15上方；單層多晶硅柵結構，如圖2所示，包括：P型硅襯底21、P-阱22、N-阱23、淺槽隔離24、柵極氧化層25、浮柵26以及高摻雜接觸區27。在單層多晶硅柵存儲單元中，N-阱23起到了控制柵的作用。

這種單層多晶硅柵非揮發性存儲單元結構，相對于所述雙層多晶硅柵存儲單元的優點在于它與現有的工藝技術相匹配，不需要其他的工藝步驟就可以同其他電路一起完成，降低了工藝復雜性。

對于存儲器而言，電荷存儲性能對于存儲器的可靠性至關重要。圖3為所述單層多晶硅柵非揮發性存儲單元的浮柵電壓Vt隨測試時間的變化曲線，如圖3所示，在第一次編程結束后，所述電壓Vt達到最高電壓值，室溫放置30分鐘后，所述電壓Vt迅速下降，然后對存儲單元進行第二次編程，使所述電壓Vt再次達到最大值，室溫放置30分鐘后，所述電壓Vt下降速度趨于平緩。這種現象說明所述單層多晶硅柵非揮發性存儲單元的電荷存儲性能與可動離子密切相關。

所述單層多晶硅柵存儲器相對于所述雙層多晶硅柵存儲器的缺點就在于所述單層多晶硅柵存儲器的電荷存儲性能比較差，即硅柵中正可動離子濃度比較高，如何解決這一問題對于所述單層多晶硅柵非揮發性存儲器的應用至關重要。

圖4揭示了單層多晶硅柵非揮發性存儲單元中引入正可動離子的主要原因。曲線a為在浮柵生長后沒有進行salicide(金屬硅化)工藝下的存儲單元的浮柵電壓Vt隨著時間的變化曲線，曲線b為在浮柵生長后進行salicide工藝下的存儲單元的浮柵電壓Vt隨著時間的變化曲線。從中可以看出，salicide工藝引起了存儲單元的電荷存儲性能的下降，即可判斷存儲單元中的正可動離子大部分是由salicide工藝所引入的。通常采用的硅化阻擋(Salicide-Block，縮寫為SAB，說明書其他部分使用縮寫SAB代指硅化阻擋)層不足以阻擋salicide工藝引入的所述正可動離子進入浮柵，并且在快速熱處理過程中部分所述正可動離子可以通過SAB層滲透到金屬硅化物保護材料下層，與多晶硅形成金屬硅化物。

發明內容

本發明涉及了一種用于制備單層多晶硅柵非揮發性存儲器的方法，與現有的制備技術的不同之處在于，選用了與工藝要求相兼容的材料及其生長方式代替現有技術使用的富氧硅(Silicon-Rich-Oxide，縮寫為SRO，說明書其他部分使用縮寫SRO代指富氧硅)材料及其生長方式來作為SAB層，其它制備所述單層多晶硅柵非揮發性存儲器的步驟不變。

根據本發明的一種用于制備單層多晶硅柵非揮發性存儲器的方法，其特征在于，用包括單層或多層經低壓化學氣相淀積正硅酸乙酯(Tetraethyl?Orthosilicate，縮寫為TEOS，使用低壓化學淀積TEOS生成的膜層叫做Low?Pressure?Chemical?Vapor?Deposition?from?TEOS，縮寫為LPTEOS，說明書其他部分使用縮寫TEOS代指正硅酸乙酯，使用縮寫LPTEOS膜層代指用低壓化學淀積TEOS生成的膜層)生成的膜層作為硅化阻擋層。

與現有技術相比，本發明具有以下優點：由于LPTEOS膜層的致密度要高于所述SRO膜層，所以用包括單層或多層LPTEOS膜層的材料代替所述SRO膜層，作為制備單層多晶硅柵非揮發性存儲器過程中涉及的SAB層，可以進一步減少了由于硅化工藝引入到浮柵上的正可動離子，從而改善了所述單層多晶硅柵非揮發性存儲單元的電荷存儲性能，并且所述LPTEOS膜層生成的溫度適中，不會影響下層器件的結構和性能。

由于只改變了SAB層的組分，所以本發明對于現有工藝下的單層多晶硅柵極非揮發性存儲單元的制造都是適用的。

附圖說明

圖1是現有技術的雙層多晶硅柵EPROM的截面示意圖；

圖2是現有技術的單層多晶硅柵EPROM的截面示意圖；

圖3是單層多晶硅柵非揮發性存儲單元的浮柵電壓Vt隨測試時間的變化曲線；

圖4是進行硅化工藝和未進行硅化工藝兩種情況下，浮柵電壓Vt隨測試時間的變化曲線；