[發明專利]一種適用于異質可重構處理器的互聯模型無效
| 申請號: | 200810033322.0 | 申請日: | 2008-01-31 |
| 公開(公告)號: | CN101236576A | 公開(公告)日: | 2008-08-06 |
| 發明(設計)人: | 陸雯青;趙爽;陸超;周曉方 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 上海正旦專利代理有限公司 | 代理人: | 陸飛;盛志范 |
| 地址: | 20043*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 適用于 異質可重構 處理器 模型 | ||
技術領域
本發明屬于集成電路設計技術領域,具體涉及一種互聯網絡模型,尤其涉及一種適用于異質可重構處理器的互聯模型,用于該處理器中各個異質可重構處理核的數據傳輸與交換。
背景技術
目前,可重構處理器因為其在通用性、靈活性、高性能等方面的優勢,逐漸獲得了更加廣泛的應用與發展。其中,異質可重構處理器架構由于其中包含了多個不同的處理核,每一個處理核所針對的具體運算也有所差別,因此,它在面積、功耗和特定領域內的針對性上優于同構的可重構處理器。但是,由于異質可重構處理器架構中,每一個可重構處理核的數據寬度、輸入輸出數據個數都不盡相同,因此將這些可重構處理核之間的數據傳輸互聯網絡成為了一個難點。
目前,互聯網絡大致有全互聯、總線方式、mesh結構、片上網絡(NoC,Network?onChip)方式等,分別在面積、靈活性以及延時等方面存在一些缺陷。
發明內容
本發明的目的在于提供了一種適用于異質可重構處理器的互聯模型,用于該處理器中各個異質可重構處理核的數據傳輸與交換。該模型將所有多種異質可重構核的輸出進行歸一化,然后提供一種最迅速和具有最大靈活程度的互聯。
本發明所提供的互聯模型分為兩級互聯網絡(如圖1所示),分別稱為全局(global)互聯102和本地(local)互聯103,104。將不同可重構處理核101的不同寬度的數據進行歸一化處理,使用統一的顆粒度進行存儲、數據傳輸與交換105。
全局互聯中分為三部分。第一部分是若干個具有相同數據顆粒大小的存儲單元201,用于全局的數據存儲和交換數據的暫存,這些存儲單元全部使用寄存器;第二部分是從本地輸出數據到各存儲單元201的多路選擇器陣列202,每一個存儲單元都可以任意地從本地輸出數據204中選擇一個進行存儲;第三部分是從存儲單元到本地輸入數據205的多路選擇器陣列203,每一個可重構處理核的本地輸入數據205都可以任意地選擇一個存儲單元,取得里面存儲的數據。這些選擇的數據顆粒度都和存儲單元105的數據顆粒度相同。
本地互聯中分為本地輸入互聯103以及本地輸出互聯104兩種。輸入本地互聯103使用多路選擇器陣列301,為可重構處理核的每一個輸入303提供與它的輸入數據寬度相匹配的數據。可重構處理核的每一個輸入303都可以任意地從本地輸入數據304中選擇一個與它的輸入數據寬度相匹配的數據,然后輸入到可重構處理核中進行運算處理;在輸出的本地互聯104中,將可重構處理核的多個輸出403進行合并,重新組織,構建成與全局互聯中存儲單元105顆粒度大小相同的數據大小,作為該可重構核的本地輸出數據402,進入全局互聯。
數據從每一個異質可重構處理核的輸出403到全局存儲結構105,需要一個時鐘周期;從全局存儲結構105到每一個異質可重構處理核的輸入303,也需要一個時鐘周期;
在每一個時鐘周期內,每一個多路選擇器所需要的控制信息,均獨立來自于外部輸入的控制位106,用來控制數據的存儲于流向,由此提供一種最迅速和具有最大靈活程度的互聯。
根據異質可重構處理器中可重構處理核個數的多少,以及每個可重構核中輸入個數與輸出個數的多少,該互聯模型的規模與時延也有所變化。
附圖說明
圖1為本發明提出的適用于異質可重構處理器的互聯模型。;
圖2為本發明提出的互聯模型的全局(global)互聯結構。
圖3為本發明提出的互聯模型的輸入本地(local)互聯結構。
圖4為本發明提出的互聯模型的輸出本地(local)互聯結構。
圖中標號:
101為異質可重構處理器架構中的多個可重構處理核單元;102為本發明所提供的全局互聯;103為本發明所提供的本地輸入互聯;104為本發明所提供的本地輸出互聯;105為全局具有相同數據顆粒大小的存儲單元;106為互聯控制信息。
201為全局具有相同數據顆粒大小的存儲單元;202為從本地輸出數據到各存儲單元的多路選擇器;203為從存儲單元到本地輸入數據的多路選擇器;204為各個異質可重構處理核的本地輸入數據;205為各個異質可重構處理核的本地輸出數據。
301是本地輸入互聯中的多路選擇器;302是可重構處理核K的本地輸入數據;303是可重構處理核K的各個輸入。
401是本地輸出互聯中的輸出數據合并、組合單元;402是可重構處理核K的本地輸出數據;403是可重構處理核K的各個輸出。
具體實施方式
下面通過互聯模型的一個實例進行進一步說明:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810033322.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:等離子體處理裝置
- 下一篇:基于葉酸的穩定的活性物質組合物





