[發明專利]自對準硅化物工藝的監控方法

無效

• 申請號: 200810033050.4
• 申請日: 2008-01-24
• 公開（公告）號: CN101494158A
• 公開（公告）日: 2009-07-29
• 發明（設計）人: 張步新;王媛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈 蘅;李時云

技術領域

本發明涉及半導體器件制造領域的檢測工藝，具體地說，涉及一種自對準硅化物(self-aligned-silicidation，SAB)工藝的監控方法。

背景技術

在半導體器件的制造過程中，一般采用自對準硅化物工藝在金屬氧化半導體(MOS)器件源/漏極和柵極的表面形成一層硅化物薄膜，以減少對應部分的寄生電阻。隨著半導體器件小型化和集成化的發展，單一電路板上集成的電路越來越多，封裝越來越緊密，導致每一器件上PN結隔離區域很小，進而導致PN結產生較大的漏電流和寄生電阻影響器件的電學性能。因此，自對準硅化物工藝成為影響MOS器件電學性能的關鍵工藝之一。

硅化物的厚度以及退火的溫度都會對源/漏極和柵極的電阻產生較大的影響。因此對金屬硅化物制備工藝進行監控是非常重要的。現有的監控方法是對形成的硅化物的厚度進行控制。但是對應精密度較高的MOS器件來說，硅化物的厚度已經很薄，對硅化物工藝的控制變得越來越重要。

因此，提供一種有效的自對準硅化物工藝的監控方法是亟待解決的技術問題。

發明內容

有鑒于此，本發明解決的技術問題是提供可有效檢驗自對準硅化物工藝是否有問題的監控方法。

為解決上述技術問題，本發明提供了一種自對準硅化物工藝的監控方法。所述監控方法是在形成有金屬硅化物的源漏極區施加正向電壓，測量源漏極區的正向導通電流；然后判斷測量的正向導通電流是否在允許值范圍內，若前者超出后者，則說明自對準硅化物工藝存在問題；若前者未超出后者，則說明自對準硅化物工藝符合要求。

與現有技術相比，本發明提供的監控方法利用PN結的單向導電性對自對準硅化物工藝進行控制，通過正向導通電流的大小來判斷硅化物工藝是否存在問題，準確性較高，且步驟簡單易操作。

附圖說明

圖1至圖4是PMOS器件進行自對準硅化物工藝各步驟時縱截面示意圖；

圖5是本發明提供監控方法的電路示意圖。

具體實施方式

以下結合附圖對本發明自對準硅化物工藝的監控方法的一實施例進行描述，以期進一步理解本發明的目的、具體結構特征和優點。

為了更好地描述本發明提供的監控方法，以下以圖1所示的PMOS器件為例對自對準硅化物工藝進行簡單描述。參閱圖1結合圖2和圖3，PMOS器件包括P阱襯底1、在P阱襯底1上進行源漏極輕摻雜形成源漏極區2、3以及形成于P阱襯底1底表面的氧化層(二氧化硅)4。對氧化層4進行涂光刻膠5、曝光、顯影步驟，將除源漏極區2、3外的其他區域的光刻膠5去除。然后進行蝕刻步驟，將未被光刻膠5覆蓋的氧化層4去掉(如圖2所示)。進一步地，進行淀積金屬(例如鈷、銅、鎳)步驟，然后進行退火步驟，淀積的金屬與未被氧化層4覆蓋的襯底的硅發生反應形成一定厚度的金屬硅化物6(如圖3所示)；再次進行退火步驟調整金屬硅化物6的結構。

本發明提供的監控方法是對源漏極區形成的PN結的正向導通電流進行測量，根據正向導通電流的大小判斷形成在源漏極區表面的金屬硅化物6是否符號工藝要求，測量電路如圖5所示。該監控方法一般應用在晶圓完成后道制造后，在晶圓的測試區域進行，晶圓具有分別與源漏極區連接2、3的兩焊墊8，焊墊8通過金屬互連線(未圖示)、鎢插塞7(如圖4所示)、金屬硅化物6實現與源漏極區2、3的電性連接。該監控方法是在源漏極區2、3上連接上正向電壓(直流電源9)，將電源的正極連接在左邊的焊墊8上即與源極區2(P區)電性連接，負極連接在右邊的焊墊8上即與漏極區3(N區)電性連接，該電路中串聯一個限流電阻10。然后，采用電流計11測量形成有金屬硅化物6的源漏極區(PN結)之間的正向導通電流；然后將測量的正向導通電流與允許值進行比較，如果前者未超出后者，則說明自對準硅化物工藝達到了工藝要求；如果前者超出后者，則說明現有的自對準硅化物工藝存在問題，需要根據正向導通電源與允許值的差值來調整優化自對準硅化物工藝。

上述描述，僅是對本發明較佳實施例的具體描述，并非對本發明的任何限定，對于本領域的普通技術人員來說，可以根據上述揭示內容進行簡單修改、添加、變換，且均屬于權利要求書中保護的內容。