[發明專利]一種采用混合型二層折疊電路的模數轉換器

無效

• 申請號: 200810032574.1
• 申請日: 2008-01-11
• 公開（公告）號: CN101217282A
• 公開（公告）日: 2008-07-09
• 發明（設計）人: 任俊彥;姚炳昆;李寧;許俊;林儷;毛靜文
• 申請（專利權）人: 復旦大學
• 主分類號: H03M1/54
• 分類號: H03M1/54;H03F3/45
• 代理公司: 上海正旦專利代理有限公司
• 代理人: 陸飛;盛志范

技術領域

本發明屬集成電路技術領域，具體涉及一種折疊內插結構的模數轉換器。

背景技術

作為混合信號系統芯片中的一個瓶頸，高速模數轉換器消耗大量的芯片面積、功耗和設計時間。同時，高速中等分辨率的模數轉換器在高速數據通信、液晶顯示驅動、數字示波器、硬盤驅動電路等方面有著廣泛的應用。在眾多種類的模數轉換器電路結構中，折疊結構具有高速、面積小以及易與數字工藝兼容等優點。

與全并行模數轉換器相比，折疊式模數轉換器由于采用了折疊電路而大大降低了比較器的數目，減少的數量與折疊系數有關。圖1是一個8bit分辨率采用了折疊結構的模數轉換器示意圖，折疊系數為8。折疊電路一般由一組交叉耦合的差分過零點輸入組成以得到折疊信號。而內插電路可以由已有的過零點產生更多的過零點，減少過零點產生電路的數目，它可以用在折疊電路之后，也可以用在折疊電路之前。圖2是內插的一個說明示意圖。

目前的折疊式模數轉換器中采用的折疊電路模塊由放大電路與輸出電路組成，其中，放大電路中由M個相同的放大單元并聯構成，每一個放大單元由一對差分輸入晶體管和一個電流源構成，如M.J.Choe，B.S.Song，and?K.Bacrania，“An?8-b?100-Msample/s?CMOSPipelined?Folding?ADC，”IEEE?J.Solid-State?Circuits，vol.36，pp.184-194，Feb.2001；B.Nautaand?A.G.W.Venes，“A?70-MS/s?100-mW?8-b?CMOS?Folding?and?Interplating?A/D?Converter，”IEEEJ.Solid-State?Circuits，vol.30，pp.1302-1308，Dec.1995。圖3是一個傳統的折疊電路，折疊系數為8。由圖3可知，折疊系數越高，所需的電流源越多，功耗消耗越多，并且由于折疊電路一般采用交叉耦合的輸出連接方式，在輸出節點上會引入較大的寄生柵漏電容，從而影響折疊電路的高頻性能。

發明內容

本發明的目的在于提供一種采用混合型二層折疊電路的模數轉換器，以便減少模數轉換器的整體功耗并提高轉換速度。

本發明提出的模數轉換器，由單一采樣保持電路41、參考電阻串42、預放大電路43、電阻失調平均和2次內插電路44、粗模數轉換器45、折疊電路46、電阻8次內插電路47、比較器48、編碼電路49經電路連接構成，其結構見圖4所示。

本發明提出的折疊電路46，由放大電路51和輸出電路52組成。總體電路如圖5所示。其中放大電路包含M個相同的二層放大單元(例如：放大單元511～513)，(一般M為2-20內的奇數，如果實際需要和工藝允許，M還可以是更大的奇數)。這些單元對3*M對差分輸入電壓進行放大。這些差分輸入由折疊式模數轉換器中的預放大電路43與采樣保持電路41的輸出提供，該單元的兩個輸入一個是模數轉換器的模擬輸入信號，一個是參考電壓，每個單元的輸入參考電壓各不相同，這樣它們的輸出也就是折疊電路的輸入，其線性范圍所對應的模擬信號輸入范圍也各不相同。

每個二層放大單元如圖6所示，分別由三對差分輸入晶體管61～63和一個電流源64構成，每對差分輸入管的源短接，形成共源端，兩個柵極是差分輸入端；差分輸入晶體管62的兩個漏端分別接差分輸入晶體管61和63的共源端，差分輸入晶體管61的正輸出端與差分輸入晶體管63的正輸出端相連；相應的，差分輸入晶體管61的負輸出端與差分輸入晶體管63的負輸出端相連，一個二層放大單元有一對正負輸出；電流源64一端連接差分輸入晶體管62的共源端，另一端接地。每個二層放大單元負責將三對差分輸入信號放大。由于每對差分輸入晶體管所對應的模數轉換器的模擬輸入信號區域各有不同，所以隨著模數轉換器的模擬輸入信號電壓逐漸升高，就能在放大電路的輸出端得到一對差分的3次折疊輸出電流信號。

M個二層放大單元的輸出通過交叉耦合的方式連接一起，即第1個單元的正輸出端與第2個單元的負輸出端相連，再與第3個單元的正輸出端相連，依次類推。相應的，第1個單元的負輸出端與第2個單元的正輸出端相連，再與第3個單元的負輸出端相連，依次類推。折疊電路的放大電路中，每個二層放大單元所對應的模數轉換器的模擬輸入信號區域各有不同，所以隨著模數轉換器的模擬輸入信號電壓逐漸升高，就能在放大電路的輸出端得到一對差分的折疊輸出電流信號，其折疊率為3×M。

輸出電路52由兩個電阻521～522并聯組成，負責將電流信號轉換成電壓信號輸出。