[發明專利]一種2M環下的基于時隙的多路串口復用系統及方法無效
| 申請號: | 200810027689.1 | 申請日: | 2008-04-25 |
| 公開(公告)號: | CN101267275A | 公開(公告)日: | 2008-09-17 |
| 發明(設計)人: | 劉翀;陳興海;程曉鵬;馬宗健;朱熾沖;唐小虎;丘春森;劉雙廣 | 申請(專利權)人: | 廣東高新興通信股份有限公司 |
| 主分類號: | H04J3/16 | 分類號: | H04J3/16 |
| 代理公司: | 廣州粵高專利代理有限公司 | 代理人: | 禹小明 |
| 地址: | 510000廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 串口 系統 方法 | ||
技術領域
本發明屬于同步數字體系SDH數據通信及串口數據通信領域,特別是涉及基于SDH的2M(E1)環的SDH數據通信及串口和E1數據轉換通信的技術實現。?
技術背景
目前的E1/串口數據轉換設備都是采用基于時隙的數據采樣方式來實現,一般每個時隙64Kbps,為了保證采樣的精確性,必須保證對串口數據的采樣次數,以64Kbps為例,最少3次采樣,則最大的串口速率為21K左右,也就是如果是一個串口,最大實現19.2K的波特率,如果支持2個串口,則每個串口最高只能實現9.6K的波特率,采用這種模式的E1時隙的帶寬利用率是很低的。?
現有技術中,例如一個時隙64Kbps的帶寬,按照一個串口9600波特率,則串口滿速率運行的話,一個時隙大約支持6個串口的接入要求,如果要求接入12個串口,則需要2個時隙資源。?
但在實際的運行中,每個串口的實際傳輸的數據可能達不到9600的波特率,實際需要的帶寬可能一個時隙即可滿足要求。?
針對這一問題,本發明采用一種新的方法,充分利用傳輸的帶寬資源,最大的實現串口接入的數量和最高的波特率支持。?
發明內容
本發明的目的在于克服現有技術的不足,提供一種2M環下的基于時隙的多路串口復用系統,在E1的串口數據轉換傳輸中,提高E1時隙的帶寬利用率,?實現時隙帶寬的充分利用,系統基于一種動態帶寬自適應方法,可以根據實際的接入串口的數據,來動態調整占用的時隙資源,以達到時隙資源的最大利用。?
本發明的另一目的在于根據該系統,提出一種2M環下的基于時隙的多路串口復用方法。?
為了實現發明目的一,采用的技術方案如下:?
一種2M環下的基于時隙的多路串口復用系統,采用CPU+FPGA的架構,其中所述FPGA實現多路串口數據的采集、PCM信號處理、以及基于E1時隙的數據幀處理,所述CPU芯片實現串口數據到E1數據的協議轉換和串口路由。?
上述技術方案中,所述FPGA實現串口數據的采集,特別是實現多路串口數據的采集。?
本發明所采用的系統使用獨立的晶振進行串口數據采樣。?
所述CPU芯片設置有數據收發處理模塊、協議轉換/路由處理模塊、以及大容量內存,所述FPGA設置有串口模塊和E1時隙處理模塊,特別是設置有多路串口模塊和E1時隙處理模塊。?
為了實現發明目的二,采用的技術方案如下:?
一種2M環下的基于時隙的多路串口復用方法,基于動態帶寬自適應方法,以根據實際的接入串口的數據,動態調整占用的時隙資源,達到時隙資源的最大利用。?
上述方案中,所述方法基于E1的時隙為帶寬分配單位,通過內部大緩沖區操作和對緩沖區占用情況的實時偵測,實現帶寬的動態調整。?
動態調整的具體過程為,采用參數a、b、c、d、T,其中a表示時隙通道緩沖區當前未處理字節數,b表示時隙通道緩沖區最大字節數,c表示串口波特率,?d表示串口數量,T表示動態帶寬調整算法檢測周期,t=(b-a)/(c*d)表示在理論速率下裝滿剩余緩沖區空間所需要的時間,Δa=(a2-a1)/T表示每周期緩沖區占用的增長率,a1,a2分別為第一個周期T和第二個周期T檢測到的時隙通道緩沖區當前未處理字節數。?
帶寬調整觸發條件如下:?
t>T,且Δa<0時,系統帶寬減少;?
t>T,且Δa>=0時,系統帶寬不變;?
t<T時,系統帶寬增加;?
帶寬調整的計算公式如下:?
curTsNum=當前占用的帶寬(基本單位:時隙)?
Δts=Δa/64Kbps表示增加/減少的時隙數(時隙數向上取整);?
curTsNum=curTsNum+Δts表示當前需要調整到占用的時隙數。?
b、c、d、T為系統固定取值,系統在檢測周期T時,檢測剩余緩沖區在理論的串口滿速率下占滿需要的時間t,并計算每個周期T的緩沖區的增長率Δa,為防止數據丟失,t應該大于T,才能在緩沖區滿之前調整帶寬,當預測t<T時,增加帶寬,如果Δa為負,則說明占用時隙較多,需減少帶寬,帶寬增加/減少的計算方式,如前面所述公式進行計算。?
所述多路串口復用過程為:數據經過E1接口進入FPGA的E1時隙處理模塊,CPU芯片從E1處理模塊接收數據,并放入協議轉換/路由處理模塊,識別出每路串口的數據路由,并分別發送到各路串口模塊,然后經由每路串口接口輸出,反過來數據經串口到E1接口的處理流程一致。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于廣東高新興通信股份有限公司,未經廣東高新興通信股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810027689.1/2.html,轉載請聲明來源鉆瓜專利網。





