[發明專利]基于并行蟻群算法的功率電子電路優化方法

無效

• 申請號: 200810025672.2
• 申請日: 2008-01-07
• 公開（公告）號: CN101252308A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 張軍;鐘樹鴻;黃韜
• 申請（專利權）人: 中山大學
• 主分類號: H02M1/00
• 分類號: H02M1/00;G06F17/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種基于并行蟻群算法的功率電子電路優化方法，其特征在于，該方法具體如下：將功率電子電路解耦為功率傳輸和反饋網絡兩部分。初始化兩個蟻群算法的優化進程。其中在進程一中，反饋網絡部分的元件值是固定的，功率傳輸部分的元件值是可調的。而在進程二中，功率傳輸部分的元件是固定的，反饋網絡部分的元件是可調的。在并行計算機上同時運行兩個蟻群算法的優化進程，這兩個優化進程并不是孤立的。假設進程中第k代的最優路徑的適應值為Φ(k)，計算每一代Φ(k)的變化，ΔΦ(k)＝Φ(k)-Φ(k-1)。如果ΔΦ(k)＞0，則對一個遷移計數器N⁺加1。如果N⁺大于一個參考值v，則說明該進程已經準備好遷移了。當兩個進程都可以進行遷移時，將進程一中可調的功率傳輸部分最優的元件值遷移到進程二中作為固定的參量，進程二中可調的反饋網絡部分最優的元件值遷移到進程一中作為固定的參量。

2、基于權利要求1所述的一種基于并行蟻群算法的功率電子電路優化方法，其特征在于：在并行蟻群算法中，v是通過比較Φ(k)和期望的上下限Φ_max(k)和Φ_min(k)而自適應調整的。在第k代中，通過構造一條通過點U₁：[k-2，Φ_max(k-2)]和U₂：[k-1，Φ_max(k-1)]的直線來預測上限。運用線性外推法，可以表示為

Φ^max(k)=Φmax(k-1)+[Φmax(k-1)-Φmax(k-2)]]]>

=2Φmax(k-1)-Φmax(k-2)]]>

同樣的，下限的預期值也可以表示為

Φ^min(k)=Φmin(k-1)+[Φmin(k-1)-Φmin(k-2)]]]>

=2Φmin(k-1)-Φmin(k-2)]]>

如果，Φ^max(k)>Φ(k)>Φ^min(k),]]>那么

Φmax(k)=Φ^max(k)]]>

Φmin(k)=Φ^min(k)]]>

否則，運用線性內插法為Φ_max(k)和Φ_min(k)計算新的取值Φ_min′(k)和Φ_max′(k)。

Φ_max′(k)＝Φ(k)+ΔΦ(k)＝2Φ(k)-Φ(k-1)

Φ_min′(k)＝Φ(k)-ΔΦ(k)＝Φ(k-1)

基于以上的方法，分以下四種情況以調整v。

情況1：如果Φ^min(k)>Φ^max(k),]]>保持v的值不變。

Φmax(k)=max[Φ^max(k),Φmax′(k)]]]>Φmin(k)=min[Φ^min(k),Φmin′(k)]]]>

情況2：如果Φ^max(k)>Φ(k)>Φ^min(k),]]>保持v的值不變，Φmax(k)=Φ^max(k),]]>

Φmin(k)=Φ^min(k).]]>

情況3：如果Φ(k)>Φ^max(k),]]>這說明在此優化進程中的不可調參量和可調參量的協作性很高。在當前進程中的可調參量很有可能可以進一步優化。因此，進程之間的遷移應該被延遲v＝v+1。同時，

Φ_max(k)＝Φ_max′(k)，Φ_min(k)＝Φ_min′(k)。

情況4：如果Φ^min(k)>Φ(k),]]>這說明在此優化進程中的不可調參量和可調參量的協作性很低。當前進程中的可調參量可以進一步優化的可能性較低。因此，要加快進程之間的遷移v＝v-1。同時，Φ_max(k)＝Φ_max′(k)，Φ_min(k)＝Φ_min′(k)。

3、基于權利要求1所述的一種基于并行蟻群算法的功率電子電路優化方法，其特征在于：如果遷移在一定的代數N_max后仍然沒有發生，就會執行一個強制性的遷移。這樣可以防止兩個進程陷于它們的局部最優解，而成為兩個獨立的互不相關的蟻群算法優化進程。此外，如果N_SM次以上沒有發生自發的遷移，則可以認為算法已經達到了最優解。在這種情況下，兩個進程中的最優解就是優化得到的最終值。