[發明專利]用于基準電壓源的電壓預調節電路

無效

• 申請號: 200810020325.0
• 申請日: 2008-02-29
• 公開（公告）號: CN101236447A
• 公開（公告）日: 2008-08-06
• 發明（設計）人: 吳建輝;潘開陽;王沛;翁強;吳雯雯;李紅;張萌;茆邦琴
• 申請（專利權）人: 東南大學
• 主分類號: G05F3/24
• 分類號: G05F3/24
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 葉連生

技術領域

本發明涉及一種用于基準電壓源電路的電壓預調節電路，屬于基準電壓源電路的技術領域。

背景技術

基準電壓源是模擬、數模混合電路以及射頻電路中不可缺少的重要組成部分，廣泛應用于如A/D、D/A轉換器、電壓調諧器、電壓表、電流表等測試儀器以及偏置電路中，它能為電路中的其他模塊提供穩定的直流偏置，其穩定性的高低直接影響到整個芯片或系統的性能。隨著集成電路的發展，基準電壓源在的應用越來越廣泛，然而由于串擾和襯底噪聲等的影響，電源電壓會有一定的波動，從而使得由基準電壓源產生的輸出基準電壓也跟隨著電源電壓發生波動，嚴重影響了輸出基準電壓的穩定性，因此電源抑制性能成為基準電壓源電路中一個重要的衡量指標。在基準電壓源的設計中，往往由于電源干擾不能得到有效的抑制，極大地限制了整個系統的工作性能。

發明內容

技術問題：本發明的目的在于解決上述現有技術中存在的問題，提供一種用于基準電壓源電路的電壓預調節電路。該電路的輸出電壓可作為基準電壓源電路的工作電壓，減小基準輸出對于電源電壓的依賴，有效的提高基準電壓輸出的電源抑制能力。

技術方案：本發明是通過以下技術方案實現的：利用負反饋來調節電壓預調節電路的輸出電壓，使其不受電源電壓的影響，并以此輸出電壓作為基準電壓源電路的工作電壓，從而提高基準輸出電壓的電源抑制性能。

該電路共由三部分組成：

(1)電壓緩起電路：該電路包含一個NMOS管、兩個電阻和一個電容，兩個電阻由電源到地串聯連接，其中間抽頭處接第一NMOS管的漏極，第一NMOS管的柵極接電源，第一NMOS管的源極接電容的一端，兩者接頭處引出的線為電壓緩起電路的第一輸出端，電容的另一端接地。

(2)偏置電路：該電路包含兩個NMOS管和一個電阻，第三電阻的一端接電源電壓，另一端接第二NMOS管的漏極，第二NMOS管的柵極接電壓緩起電路的第一輸出端，源極接第三NMOS管的漏極，第三NMOS管的柵極接第二NMOS管的漏極，第三NMOS管的源極接地；第二NMOS管的柵極為偏置電路的第一輸入端，第三NMOS管的柵極為偏置電路的第二輸出端。

(3)負反饋調節電路：該電路包含四個PMOS管、三個NMOS管和兩個電阻，第四NMOS管的柵極接偏置電路的第二輸出端，第四NMOS管的源極接地，第四NMOS管的漏極接第五NMOS管和第六NMOS管的源極，第五NMOS管的柵極接電壓緩起電路的第一輸出端，漏極接第二PMOS管和第三PMOS管漏極，第六NMOS管的柵極接兩個串聯連接的第四電阻R4和第五電阻R5的中間抽頭處，漏極接第一PMOS管的漏極，第一PMOS管為二極管連接方式，并且其柵極與第二PMOS管的柵極相連，第三PMOS管也采用二極管連接方式，并且其柵極與第四PMOS管的柵極相連，第四PMOS管的漏極接第四電阻R4的一端，四個PMOS管的源極均接電源，第四電阻與第五電阻串聯連接，第五電阻R5的另一端接地；第四NMOS管的柵極為負反饋電路的第三輸入端，第五NMOS管的柵極為負反饋電路的第二輸入端，第四PMOS管的漏極與第四電阻接頭處引出的線為負反饋電路的第三輸出端。

有益效果：本發明用于基準電壓源的電壓預調節電路，分別將兩個隨電源電壓變化很小的電壓放大為兩路電流的變化，將兩路變化的電流相減并構成負反饋，通過利用負反饋抑制了電壓預調節電路的輸出電壓跟隨電源電壓產生的波動，并以此不受電源電壓影響的預調節電壓作為基準電壓源電路的工作電壓，減小了由基準電壓源電路產生的輸出基準電壓對于電源電壓波動的抑制，從而提高基準電壓電路的電源抑制能力。

附圖說明

圖1為基準電壓源電路框圖。

圖2為本發明的電壓預調節電路。

圖3為本發明的電壓預調節電路的輸出頻率特性。

具體實施方式

下面結合附圖與具體實施方式對本發明作進一步詳細描述：