[發(fā)明專利]一種電力系統(tǒng)數(shù)據(jù)傳輸裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200810017230.3
• 申請(qǐng)日: 2008-01-04
• 公開（公告）號(hào): CN101216992A
• 公開（公告）日: 2008-07-09
• 發(fā)明（設(shè)計(jì)）人: 張杭;張愛民;嚴(yán)結(jié)實(shí);宋世棟;白云飛
• 申請(qǐng)（專利權(quán)）人: 西安電力機(jī)械制造公司
• 主分類號(hào): G08C19/00
• 分類號(hào): G08C19/00;G08C19/16
• 代理公司: 西安通大專利代理有限責(zé)任公司
• 代理人: 劉國智

技術(shù)領(lǐng)域

本發(fā)明涉及一種電力系統(tǒng)控制數(shù)據(jù)的傳輸裝置。

背景技術(shù)

目前，數(shù)字通信方式多種多樣，我們常用的通信接口有IIC，SPI，RS-485等，其中IIC總線的優(yōu)點(diǎn)是接線少，只用兩根線就能完成數(shù)據(jù)的同步傳送，但受制于總線電容最大允許是400pF的限制，其最大的傳輸線距離為10ft(1ft＝0.3408m)，在高速傳送模式下其傳輸速率能達(dá)到3.4Mbit/s；SPI雖然是一種高速(3Mbit/s)、全雙工和同步的通信總線，但是其采用的也是單端傳送，有效傳輸距離與采用差分方式傳送數(shù)據(jù)時(shí)相比較短；RS485雖然采用了差分傳送的方式傳輸數(shù)據(jù)，抗共膜干擾能力和抗噪性大大增強(qiáng)，傳輸速率也可以達(dá)到10Mbit/s，最大傳輸距離可達(dá)3Km；但是RS485屬于異步數(shù)據(jù)傳輸，以字符為單位進(jìn)行傳輸，沒有同步數(shù)據(jù)傳輸?shù)男矢?；分析可知上述通信總線都存在各自的不足。

高壓直流輸電系統(tǒng)中，我們采用無功補(bǔ)償裝置對(duì)系統(tǒng)的無功進(jìn)行補(bǔ)償，在控制策略的實(shí)施過程中我們有大量的數(shù)據(jù)需要處理，不同控制單元關(guān)注的具體數(shù)據(jù)及采用的計(jì)算方法也不盡相同，如果這些計(jì)算都用同一個(gè)單元的MCU進(jìn)行計(jì)算的話，當(dāng)計(jì)算量比較大時(shí)勢(shì)必帶來系統(tǒng)數(shù)據(jù)傳輸?shù)膯栴}，由此帶來基于計(jì)算結(jié)果與各開關(guān)輸入量進(jìn)行的邏輯判斷和控制策略的實(shí)施不能及時(shí)有效進(jìn)行，為系統(tǒng)安全、可靠、經(jīng)濟(jì)運(yùn)行帶來隱患。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種抗共膜干擾能力和抗噪性強(qiáng)，從而增加數(shù)據(jù)的有效傳送距離，同時(shí)組網(wǎng)方便的電力系統(tǒng)數(shù)據(jù)傳輸裝置。

為達(dá)到以上目的，本發(fā)明是采取如下技術(shù)方案予以實(shí)現(xiàn)的：

一種電力系統(tǒng)數(shù)據(jù)傳輸裝置，包括一個(gè)主通信部分和若干個(gè)結(jié)構(gòu)相同的從通信部分組成的傳輸網(wǎng)絡(luò)；所述的主通信部分包括一個(gè)同步數(shù)據(jù)發(fā)送模塊及與其雙向信號(hào)連接的DSP處理器，所述的同步數(shù)據(jù)發(fā)送模塊的輸入連接多個(gè)A/D采集器的信號(hào)輸出線和數(shù)據(jù)線，A/D采集器的輸入連接模擬信號(hào)；同步數(shù)據(jù)發(fā)送模塊的輸出連接到A/D采集器的信號(hào)輸入線和發(fā)送差分模塊，發(fā)送差分模塊分為時(shí)鐘差分發(fā)送電路和數(shù)據(jù)差分發(fā)送電路；所述的從通信部分包括一個(gè)同步數(shù)據(jù)接收模塊及與其雙向信號(hào)連接的ARM處理器，所述的同步數(shù)據(jù)接收模塊的輸入連接接收差分模塊，接收差分模塊分為時(shí)鐘差分接收電路和數(shù)據(jù)差分接收電路；時(shí)鐘差分接收電路通過時(shí)鐘線連接主通信部分的時(shí)鐘差分發(fā)送電路；數(shù)據(jù)差分接收電路通過數(shù)據(jù)線連接主通信部分的數(shù)據(jù)差分發(fā)送電路。

上述方案中，發(fā)送差分模塊的時(shí)鐘差分發(fā)送電路和數(shù)據(jù)差分發(fā)送電路的輸出均可設(shè)置有第一電阻匹配電路；接收差分模塊的時(shí)鐘差分接收電路和數(shù)據(jù)差分接收電路的輸入均可相應(yīng)設(shè)置有第二電阻匹配電路；時(shí)鐘差分發(fā)送電路與時(shí)鐘差分接收電路是通過第一電阻匹配電路和第二電阻匹配電路由時(shí)鐘線連接起來；數(shù)據(jù)差分發(fā)送電路與數(shù)據(jù)差分接收電路也是通過第一電阻匹配電路和第二電阻匹配電路由數(shù)據(jù)線連接起來。

所述的同步數(shù)據(jù)發(fā)送模塊包括接有晶振時(shí)鐘輸出的時(shí)鐘鎖相環(huán)，其輸出分別連接A/D時(shí)序管理模塊和總線傳送速率選擇模塊；總線傳送速率選擇模塊的輸出連接同步時(shí)序發(fā)送模塊；A/D時(shí)序管理模塊與多個(gè)A/D采集器雙向信號(hào)連接；A/D時(shí)序管理模塊的輸出與第一數(shù)據(jù)緩沖池和第二數(shù)據(jù)緩沖池的輸入相連接；第一數(shù)據(jù)緩沖池與第二數(shù)據(jù)緩沖池通過雙向數(shù)據(jù)總線與各A/D采集器連接，第一數(shù)據(jù)緩沖池同時(shí)與DSP處理器雙向信號(hào)連接；第二數(shù)據(jù)緩沖池的輸出通過一個(gè)發(fā)送啟動(dòng)檢測模塊連接同步時(shí)序發(fā)送模塊，同步時(shí)序發(fā)送模塊的輸出分別連接發(fā)送差分模塊的時(shí)鐘差分發(fā)送電路、并串轉(zhuǎn)換模塊、發(fā)送結(jié)束檢測復(fù)位模塊；并串轉(zhuǎn)換模塊與第二數(shù)據(jù)緩沖池雙向信號(hào)連接，并串轉(zhuǎn)換模塊的輸出連接至發(fā)送差分模塊的數(shù)據(jù)差分發(fā)送電路；發(fā)送結(jié)束檢測復(fù)位模塊的輸出連接第二數(shù)據(jù)緩沖池和并串轉(zhuǎn)換模塊。

所述的同步數(shù)據(jù)接收模塊包括與接收差分模塊輸出連接的接收管理模塊和同步時(shí)序檢測模塊，同步時(shí)序檢測模塊的輸出連接接收管理模塊，接接收管理模塊的輸出分別連接一個(gè)串并轉(zhuǎn)換模塊、一個(gè)接收結(jié)束檢測復(fù)位模塊；串并轉(zhuǎn)換模塊與一個(gè)第三數(shù)據(jù)緩沖池雙向信號(hào)連接；第三數(shù)據(jù)緩沖池的輸出連接接收管理模塊；接收結(jié)束檢測復(fù)位模塊的輸出連接同步時(shí)序檢測模塊、串并轉(zhuǎn)換模塊和第三數(shù)據(jù)緩沖池；其中接收管理模塊和第三數(shù)據(jù)緩沖池通過雙向信號(hào)線與ARM處理器連接。

本發(fā)明發(fā)送差分模塊的輸出和接收差分模塊的輸入設(shè)置電阻匹配電路所帶來的技術(shù)效果是發(fā)送差分模塊輸出端的第一電阻匹配電路是為了與線路自身的阻抗進(jìn)行阻抗匹配；而接收差分模塊輸入端的第二電阻匹配電路除了產(chǎn)生接收差分模塊輸入端所需要的電壓信號(hào)外，還可以增加電路的噪聲容限。