[發明專利]用于提供動態存儲器預取的系統和方法

有效

• 申請號: 200810003896.3
• 申請日: 2008-01-28
• 公開（公告）號: CN101236540A
• 公開（公告）日: 2008-08-06
• 發明（設計）人: D·J·范斯蒂;K·C·高爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京市金杜律師事務所
• 代理人: 朱海波

技術領域

本發明一般涉及計算機存儲器，并且更特別地涉及提供動態存儲器預取。

背景技術

現代高性能計算主存儲器系統一般包括一個或多個動態隨機存取存儲器(DRAM)器件，動態隨機存取存儲器(DRAM)器件經由一個或多個存儲器控制元件連接到一個或多個處理器。整體計算機系統性能受計算機結構中的每個關鍵元件的影響，其包括處理器的性能/結構、任何存儲器高速緩存、輸入/輸出(I/O)子系統、存儲器控制功能的效率、主存儲器器件、以及存儲器互連接口的類型和結構。

工業界持續地進行大量研究和開發努力來創建改善的和/或創新的解決方案以通過改進存儲器系統/子系統的設計和/或結構來使整體系統性能和密度達到最大。由于客戶期望新的計算機系統除了提供附加的功能、增強的性能、增大的存儲裝置、更低的成本等等之外還在平均故障時間(MTBF)方面明顯超越現有系統，高可用性系統對整體系統可靠性提出了更進一步的挑戰。其它常見的客戶需求進一步加劇了對存儲器系統設計的挑戰，并且包括諸如易于升級和減小系統環境影響(諸如空間、功率和散熱)之類的項目。

圖1涉及與此共同轉讓的授予Dell等人的美國專利No.5513135，并且描繪了早期的同步存儲器模塊。圖1中所描繪的存儲器模塊是雙列直插式存儲器模塊(DIMM)。該模塊包括同步DRAM?8、緩存器器件12、優化的管腳以及用以利于高性能操作的互連和電容性解耦合方法。該專利還描繪了通過使用諸如鎖相環(PLL)之類的器件在該模塊上使用時鐘重驅動(re-drive)。

圖2涉及與此共同轉讓的授予Dell等人的美國專利No.6173382，并且描繪了計算機系統10，計算機系統10包括經由總線240直接(也即點到點)連接到存儲器控制器14的同步存儲器模塊220，并且還包括對從存儲器控制器14接收到的地址、數據和控制信息進行緩存、寄存或其它行為的邏輯電路24(諸如專用集成電路，或“ASIC”)。可以借助諸如集成電路間(I2C)控制總線34之類的獨立總線，作為存儲器初始化過程的一部分或者在正常操作期間，將存儲器模塊220編程為以多個可選的或可編程的模式操作。當在需要不止一個直接連接到存儲器控制器的存儲器模塊的應用中使用該專利時，該專利注明可以通過使用場效應晶體管(FET)開關以電子地斷開模塊與總線的連接來使所得的分支線(stub)減到最短。

相對于美國專利No.5513135，美國專利No.6173382還展示了將所有限定的功能(地址、命令、數據、在線檢測，等等)集成進單個器件的能力。對功能的集成是通過技術改進實現的常見的工業實踐，并且在這種情況下實現了附加的模塊密度和/或功能。

圖3來自與此共同轉讓的授予Grundon等人的美國專利No.6510100，其描繪了存儲器系統10的簡化圖和描述，存儲器系統10包括在傳統的多點分支線總線上的多至四個已注冊的DIMM?40。該子系統包括存儲器控制器20、外部時鐘緩存器30、已注冊的DIMM?40、地址總線50、控制總線60和數據總線70，其中終端95位于地址總線50和數據總線70上。雖然在圖3中僅示出了單個存儲器通道，但用這些模塊制造的系統常包括不止一個來自存儲器控制器的分立存儲器通道，其中每個存儲器通道單個地(當單個通道被組裝有模塊時)或者并行地(當兩個或多個通道被組裝有模塊時)操作以實現預期的系統功能和/或性能。

圖4來自與此共同轉讓的授予Bonella等人的美國專利No.6587912，其描繪了同步存儲器模塊410和系統結構，其中轉發器集線器320包括：經由總線321和322將地址、命令和數據本地重驅動至本地存儲器器件301和302；生成本地時鐘(如在其它圖和專利正文中所描述那樣)；以及經由總線300將適當的存儲器接口信號重驅動至系統中的下一個模塊或部件。