[發明專利]雙功函數半導體裝置及其制造方法

在審

• 申請號: 200810003129.2
• 申請日: 2008-01-10
• 公開（公告）號: CN101221922A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 張守仁;于洪宇;衛羅索·安那貝拉;傅莉塔;辜伯克·史蒂芬;貝思曼·斯基;辛葛馬拉·瑞休納;勞斯·安妮;楊希亞·巴特
• 申請（專利權）人: 臺灣積體電路制造股份有限公司;跨大學校際微電子卓越研究中心
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/84;H01L27/092;H01L27/12
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨

技術領域

本發明涉及一種半導體制造技術，且特別涉及一種具有雙功函數(dualwork?function)的互補型金屬氧化物半導體裝置(CMOS?device)的制造方法

背景技術

為了制備出互補型金屬氧化物半導體裝置(CMOS?device)，需要分別形成用于如N型金屬氧化物半導體(NMOS)裝置以及P型金屬氧化物半導體(PMOS)裝置的兩種截然不同功函數的晶體管柵極。由于柵極的功函數主要由采用的柵電極(gate?electrode)的材料所決定，因此雙功函數(dual?work?function)的需求通常導致了在同一柵介電材料上使用了兩種不同柵電極材料，尤其是使用了兩種不同的金屬材料。這種工藝流程或工藝整合情形十分麻煩且包括了為數不少的工藝步驟。

發明內容

有鑒于此，本發明提供了一種雙功函數半導體裝置及其制造方法，以解決現有技術中的問題。

在本發明中揭示了具有雙功函數的CMOS裝置的制造方法，上述方法提供了一種較為簡化的工藝流程。在PMOS晶體管以及NMOS晶體管中皆使用了相同柵電極材料并且適度調整了個別晶體管柵極的功函數。調整功函數的方法可為(1)對柵介電層進行注入或(2)在柵電極以及主柵介電層材料間插入介電上蓋層以及/或(3)在形成完全金屬硅化物柵極的前注入主電極。本發明適用于具有完全金屬硅化柵極的裝置。

本發明的目的在于提供一種雙功函數半導體裝置的制造方法。上述方法包括在基底的第一區域上形成第一裝置以及在該基底的第二區域上形成第二裝置。依據本發明的實施例，在基底的第一區域上形成第一裝置以及在該基底的第二區域上形成第二裝置包括下列步驟：

在該基底的該第一區域與該第二區域上形成介電層，位于該第一區域內的該介電層以及位于該第二區域內的該介電層具有相同特性，例如相同材料、相同厚度等；以及

提供柵電極于該第一區域與該第二區域的該介電層之上，位于該第一區域內的該柵電極與位于該第二區域內的該柵電極具有相同特性，例如相同材料、相同厚度等。

依據本發明上述目的的一種雙功函數半導體裝置的制造方法還包括：形成上蓋層于該第一區域上并介于該介電層與該柵電極之間，以改變該第一區域內的該第一裝置的功函數；以及注入雜質于該柵介電層與該柵電極間的界面處，以改變該第二區域內的該第二裝置的功函數。

本發明的實施例的優點在于不需要對于柵材料進行選擇性的移除。如金屬或完全金屬硅化物的共用導電柵電極可用于nmos與pmos裝置中。相較于現有具有雙相FUSI?CMOS方法(對于nmos采用NiSi而對于pmos采用Ni-rich)所遭遇問題，如此降低了或甚至消除了可能發生于N+/P+界面的問題。而在后一種實施情形中，對于高密度應用中介于NiSi(nmos)與Ni-rich(pmos)柵電極之間的界面長度極為重要。而在nmos與pmos的共同相完全金屬硅化電極將提供了用于FUSI?CMOS整合工藝的較高的工藝裕度。并具有更多的制造優點。

依據本發明的實施例，功函數的調整可通過采用柵介電層而改變。其可通過覆蓋與注入方式所達成并仍可保持極低的等效氧化物厚度(EOT)在盡量低的程度。這種EOT需求意謂著并非可通過沉積或注入任意物所達成。

在本發明的實施例中，位于該第一區域內的裝置為NMOS裝置。在本發明另一實施例中，位于該第二區域內的裝置為PMOS裝置。

在本發明的實施例中，注入雜質介于柵介電層與該柵電極間的界面處以改變位于該第二區域內的該第二裝置的功函數早于形成該柵電極于該介電層的頂面上之前施行。在本發明的另一實施例中，其中注入雜質于該柵介電層與該柵電極間的界面處以改變位于該第二區域內的該第二裝置的功函數是在形成該柵電極之后施行。

依據本發明的實施例，還包括提供上蓋層于該第二區域上并介于該介電層與該柵電極之間的步驟。如此，形成了在注入時用于保護介電層的雙重上蓋作用。

依據本發明的實施例，還包括形成另一上蓋層以保護柵極的完整性。

依據本發明的實施例，其中注入雜質于介于該柵介電層與該柵電極間之界面處以改變位于該第二區域內的該第二裝置的功函數包括通過離子注入方法以注入該雜質。所導入的雜質為功函數調整元素。通過離子注入導入雜質形成了阻劑層于介電層的特定位置上并接著對不被阻劑層所覆蓋的區域進行注入。

依據本發明的實施例的方法中，上蓋物可通過DyO所形成。如此的DyO上蓋層可通過選擇性濕蝕刻所移除。選擇性濕蝕刻可通過具有低pH值的鹽酸基溶液。選擇性濕蝕刻溶液的pH值可低于5，優選地介于2-4。