[發明專利]半導體器件

無效

• 申請號: 200780101904.1
• 申請日: 2007-12-12
• 公開（公告）號: CN101897008A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 舛岡富士雄;工藤智彥
• 申請（專利權）人: 日本優尼山帝斯電子株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 鄭小軍;馮志云

技術領域

本發明涉及一種半導體器件，更詳細為關于三次元半導體的環繞柵極晶體管(surrounding?gate?transistor，SGT)的半導體器件及其制造方法。

背景技術

通過平面型(planar?type)晶體管而成為微細化的平面型晶體管作為低功率消耗(power?consumption)、廉價、且具有高的信息處理能力的微處理器(microprocessor)、ASIC(Application?Specific?Integrated?Circuit：特殊應用集成電路)、微電腦(Microcomputer)、或廉價大容量的存儲器(memory)而廣泛使用于計算機、通信、計測機器、自動控制器件或生活機器等領域。但是，在半導體襯底上形成平面的平面型晶體管平面地形成。即，在平面型晶體管中源極(source)、柵極(gate)及漏極(drain)水平地構成于硅襯底表面。相對于此，在SGT中源極、柵極及漏極配置于與硅襯底垂直的方向，形成有柵極圍繞凸狀半導體層的構造(例如非專利文獻1、圖20)。因此，SGT與平面型晶體管相比大幅地縮小獨占面積。然而，在這種SGT中隨著ULSI(Ultra?Large?ScaleIntegration；極大型集成電路)的微細化，柵極長度(gate?length)變短，溝道電阻(channel?resistance)變低，相對于此，寄生電阻(parastic?resistance)的擴散層電阻及接觸電阻(contact?resistance)隨著硅柱的微細化而增大，導通(on)電流減少。因此，在微細化的SGT組件(SGT?device)中需進一步降低寄生電阻。

為了實現該組件的高速化，減少源極及漏極的寄生電阻的接觸電阻的方法已知有例如專利文獻1等。

顯示揭示于專利文獻1的以接觸電阻的低電阻化為目的的SGT構造的圖。SGT的情形，因通過硅柱的定比(scaling)使硅柱與連接于該硅柱的上部的接觸窗(contact)的接觸面積變小，故接觸電阻增大。結果，SGT的導通電流下降。針對此問題的手法揭示有為了降低接觸電阻而加大硅柱與接觸窗的接觸面積的構造。即，不僅硅柱的頂面，通過使接觸窗也接觸側面的一部分而加大硅柱與接觸窗的接觸面積，減小接觸電阻(圖21)。

非專利文獻1：H.Takato?el.al.，IEEE?transaction?on?electron?device，vol.38，No.3，March?1991，第573至578頁

專利文獻1：日本特開2007-123415號公報

發明內容

(發明所欲解決的問題)

所述專利文獻1等以減小接觸電阻為目的的SGT的構造，提出使硅柱與接觸窗的接觸面積比硅柱的頂面的面積還大以減小接觸電阻的構造，惟實際上構成ULSI的SGT為了實現其高速化，接觸電阻比SGT的基準電阻小較優選。

本發明乃是鑒于所述課題所進行的創作，其目的為提供為了解決SGT的動作速度降低的問題，而減小寄生電阻的接觸電阻的半導體器件。

(解決問題的手段)

本發明的第一實施例的半導體器件，其特征在于，具備：第一硅柱，形成于半導體襯底上；第二硅柱，形成于所述第一硅柱上；第一絕緣體，圍繞所述第二硅柱表面的一部分；柵極，圍繞所述第一絕緣體；第三硅柱，形成于所述第二硅柱上；第一金屬硅化物(silicide)，圍繞所述第一硅柱表面的一部分；以及第二金屬硅化物，圍繞所述第三硅柱表面的一部分；其中，通過所述第一金屬硅化物與所述第一硅柱形成的接觸電阻及通過所述第二金屬硅化物與所述第三硅柱形成的接觸電阻分別比所述半導體器件的基準電阻小。

本發明的第二實施例的半導體器件，其特征在于，具備：第二硅柱，形成于半導體襯底上；第一絕緣體，圍繞所述第二硅柱表面的一部分；柵極，圍繞所述第一絕緣體；第三硅柱，形成于所述第二硅柱上；以及第二金屬硅化物，圍繞所述第三硅柱表面的一部分；其中，通過所述第二金屬硅化物與所述第三硅柱形成的接觸電阻比所述半導體器件的基準電阻小。

本發明的第三實施例的半導體器件，其特征在于，具備：第一硅柱，形成于半導體襯底上；第二硅柱，形成于所述第一硅柱上；第一絕緣體，圍繞所述第二硅柱表面的一部分；柵極，圍繞所述第一絕緣體；以及第一金屬硅化物，圍繞所述第一硅柱表面的一部分；其中，通過所述第一金屬硅化物與所述第一硅柱形成的接觸電阻比所述半導體器件的基準電阻小。

依照所述構成的半導體器件，因可降低半導體元件的寄生電阻，故可提供高速且低功率消耗的ULSI的半導體器件。

附圖說明