[發(fā)明專利]閃速存儲(chǔ)器及相關(guān)方法有效
| 申請(qǐng)?zhí)枺?/td> | 200780048999.5 | 申請(qǐng)日: | 2007-12-21 |
| 公開(kāi)(公告)號(hào): | CN101573762A | 公開(kāi)(公告)日: | 2009-11-04 |
| 發(fā)明(設(shè)計(jì))人: | D·埃爾姆赫爾斯特;G·桑廷;M·因卡納蒂;V·莫夏諾;E·多里奧 | 申請(qǐng)(專利權(quán))人: | 英特爾公司 |
| 主分類號(hào): | G11C16/02 | 分類號(hào): | G11C16/02;G11C16/10 |
| 代理公司: | 中國(guó)專利代理(香港)有限公司 | 代理人: | 朱海煜;徐予紅 |
| 地址: | 美國(guó)加利*** | 國(guó)省代碼: | 美國(guó);US |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲(chǔ)器 相關(guān) 方法 | ||
技術(shù)領(lǐng)域
一般來(lái)說(shuō),本主題涉及非易失性存儲(chǔ)器裝置,更具體來(lái) 說(shuō),涉及在閃速存儲(chǔ)器裝置中讀取和寫(xiě)入數(shù)據(jù)。
背景技術(shù)
非易失性存儲(chǔ)器裝置在消費(fèi)電子產(chǎn)品中越來(lái)越普遍。非 易失性存儲(chǔ)器裝置的一個(gè)示例是閃速存儲(chǔ)器裝置,它將信息存儲(chǔ)在半 導(dǎo)體裝置中而無(wú)需電力來(lái)保持所述信息。
需要在閃速存儲(chǔ)器裝置中讀取和寫(xiě)入數(shù)據(jù)的改進(jìn)的方 法。
發(fā)明內(nèi)容
按照本發(fā)明的第一方面的一種用于在閃速存儲(chǔ)器裝置中讀取和 寫(xiě)入數(shù)據(jù)的方法,包括:
對(duì)閃速存儲(chǔ)器單元編程;
將字線電壓施加到所述閃速存儲(chǔ)器單元;
在多個(gè)時(shí)間間隔上感測(cè)所述閃速存儲(chǔ)器單元的狀態(tài),以便生成指 明所述閃速存儲(chǔ)器單元的狀態(tài)的多個(gè)數(shù)據(jù),包括:
在第一時(shí)間將耦合到所述閃速存儲(chǔ)器單元的位線與感測(cè)電 容耦合,以便生成第一數(shù)據(jù);
在第一時(shí)間將第一脈沖施加到耦合在所述位線和所述感測(cè) 電容之間的偏壓晶體管;
在第二時(shí)間將所述位線與所述感測(cè)電容耦合,以便生成第二 數(shù)據(jù);
在第二時(shí)間將第二脈沖施加到所述偏壓晶體管;以及
將讀取電壓施加到所述閃速存儲(chǔ)器單元;
在第三時(shí)間將第三脈沖施加到所述偏壓晶體管;
在第四時(shí)間將第四脈沖施加到所述偏壓晶體管,所述第三脈沖和 所述第四脈沖分別具有與所述第一脈沖和所述第二脈沖相同的時(shí)長(zhǎng) 并且以相同的時(shí)間間隔發(fā)生,使得所述位線在所述閃速存儲(chǔ)器單元的 編程被檢驗(yàn)時(shí)并且在所述閃速單元被讀取時(shí)以相同的時(shí)間間隔與所 述感測(cè)電容耦合;以及
在所述第四時(shí)間之后鎖存來(lái)自所述感測(cè)電容的數(shù)據(jù),以便讀取所 述閃速存儲(chǔ)器單元的狀態(tài)。
按照本發(fā)明的一種用于在閃速存儲(chǔ)器裝置中讀取和寫(xiě)入數(shù)據(jù)的 裝置,包括:
用于對(duì)閃速存儲(chǔ)器單元編程的部件;
用于將字線電壓施加到所述閃速存儲(chǔ)器單元的部件;以及
用于在多個(gè)時(shí)間間隔上感測(cè)所述閃速存儲(chǔ)器單元的狀態(tài)以便生 成指明所述閃速存儲(chǔ)器單元的狀態(tài)的多個(gè)數(shù)據(jù)的部件。
按照本發(fā)明的第二方面的一種用于在閃速存儲(chǔ)器裝置中讀取和 寫(xiě)入數(shù)據(jù)的方法,包括:
在NAND閃速存儲(chǔ)器中對(duì)所選閃速存儲(chǔ)器單元編程;
在多個(gè)時(shí)間間隔上感測(cè)所選閃速存儲(chǔ)器單元的狀態(tài),以便生成指 明所選閃速存儲(chǔ)器單元的狀態(tài)的多個(gè)數(shù)據(jù);
切斷所述NAND閃速存儲(chǔ)器的高速緩沖存儲(chǔ)器中的鎖存器;
在所述鎖存器被切斷的同時(shí)對(duì)所述鎖存器進(jìn)行初始化;
將讀取電壓施加到所述NAND閃速存儲(chǔ)器中的所選閃速存儲(chǔ)器 單元的柵極,所選閃速存儲(chǔ)器單元與位線耦合;
將所述位線與所述鎖存器的輸入端耦合,同時(shí)所述位線上的電壓 由于與所選閃速存儲(chǔ)器單元耦合的所述讀取電壓而改變,并且所述鎖 存器被切斷;以及
接通所述鎖存器,以便基于所述位線上的電壓來(lái)鎖存數(shù)據(jù)。
按照本發(fā)明的一種系統(tǒng)中的用于在閃速存儲(chǔ)器裝置中讀取和寫(xiě) 入數(shù)據(jù)的裝置,所述系統(tǒng)包括:
單向天線;
顯示器;
用于對(duì)閃速存儲(chǔ)器單元編程的部件;
用于將字線電壓施加到所述閃速存儲(chǔ)器單元的部件;以及
用于在多個(gè)時(shí)間間隔上感測(cè)所述閃速存儲(chǔ)器單元的狀態(tài),以便生 成指明所述閃速存儲(chǔ)器單元的狀態(tài)的多個(gè)數(shù)據(jù)的部件。
附圖說(shuō)明
圖1示出根據(jù)各個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的框圖。
圖2示出根據(jù)各個(gè)實(shí)施例的存儲(chǔ)器電路的電氣示意圖。
圖3示出根據(jù)各個(gè)實(shí)施例的編程檢驗(yàn)操作的時(shí)序圖。
圖4A和圖4B示出根據(jù)各個(gè)實(shí)施例的編程檢驗(yàn)操作的 電壓。
圖5示出根據(jù)各個(gè)實(shí)施例的讀操作的時(shí)序圖。
圖6示出根據(jù)各個(gè)實(shí)施例的存儲(chǔ)器電路的電氣示意圖。
圖7示出根據(jù)各個(gè)實(shí)施例的讀操作的時(shí)序圖。
圖8示出根據(jù)各個(gè)實(shí)施例的若干方法的流程圖。
圖9示出根據(jù)各個(gè)實(shí)施例的若干方法的流程圖。
圖10示出根據(jù)各個(gè)實(shí)施例的移動(dòng)數(shù)據(jù)處理機(jī)器的框 圖。
圖11示出根據(jù)各個(gè)實(shí)施例的存儲(chǔ)器組件的框圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200780048999.5/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇:模塊化反應(yīng)器頂蓋區(qū)組件
- 下一篇:顯示面板和顯示裝置
- 用于控制非易失性存儲(chǔ)器的控制器
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 存儲(chǔ)和檢索處理系統(tǒng)的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)和性能監(jiān)視方法
- 用于控制半導(dǎo)體裝置的方法
- 存儲(chǔ)器存儲(chǔ)裝置及其測(cè)試方法
- 存儲(chǔ)器裝置及可促進(jìn)張量存儲(chǔ)器存取的方法
- 使用雙通道存儲(chǔ)器作為具有間隔的單通道存儲(chǔ)器
- 用于管理存儲(chǔ)器訪問(wèn)操作的方法和系統(tǒng)
- 存儲(chǔ)器控制器、存儲(chǔ)裝置和存儲(chǔ)裝置的操作方法
- 具有部分組刷新的存儲(chǔ)器
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





