[發明專利]二進制算術視頻編碼的高性能再歸一化

有效

• 申請號: 200780048998.0
• 申請日: 2007-12-17
• 公開（公告）號: CN101573979A
• 公開（公告）日: 2009-11-04
• 發明（設計）人: K·維蒂亞納坦
• 申請（專利權）人: 英特爾公司
• 主分類號: H04N7/24
• 分類號: H04N7/24;H03M7/30
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 朱海煜;徐予紅

1.一種為視頻編碼執行高性能再歸一化的裝置，包括：

多個檢測模塊，用于檢測輸入符號流的范圍值中的前導‘0’的個數、所述輸入符號流的偏移值中的一連串‘1’和所述偏移值中的所述一連串‘1’之后的一連串‘0’；以及

位流生成模塊，用于基于迭代窗為多次再歸一化迭代輸出位流，所述迭代窗包含所述偏移值中的所述一連串‘1’之后的位范圍，所述再歸一化迭代的次數基于所述范圍值中所述前導‘0’的個數。

2.如權利要求1所述的裝置，所述裝置通過將所述范圍值移動所述前導‘0’的個數個位而再歸一化所述范圍值。

3.如權利要求1所述的裝置，所述裝置基于再歸一化迭代的次數來確定新的范圍值和新的偏移值。

4.如權利要求1所述的裝置，如果所述偏移值的有效位在所述迭代窗中包含一連串‘1’，則所述裝置確定所述偏移值落在上限范圍內，并將值‘1’輸出到所述位流。

5.如權利要求4所述的裝置，所述裝置在迭代之后將所述偏移值減小所述上限范圍的最小值，并對減小后的偏移值執行乘法以使所述偏移值回到所述上限范圍內。

6.如權利要求1所述的裝置，所述裝置確定所述偏移值在所述一連串‘0’期間落在上限范圍以下，并將值‘0’輸出到所述位流。

7.如權利要求1所述的裝置，所述裝置將所述迭代窗鎖存到寄存器中，并且如果所述寄存器中的最后一位包含‘1’，則將尚未確認的位的數量遞增，否則將值‘0’輸出到所述位流。

8.如權利要求7所述的裝置，每次將尚未確認的位的數量遞增時，所述裝置將所述寄存器移動一個位。

9.如權利要求1所述的裝置，還包括用于將在一連串‘1’之后有一個或多個‘0’的模式識別為特定模式的模式檢測模塊。

10.如權利要求9所述的裝置，所述位流生成模塊以每個周期1個位的吞吐量輸出位流。

11.一種為視頻編碼執行高性能再歸一化的系統，包括：

多個多周期再歸一化單元，每個多周期再歸一化單元包括：

多個檢測模塊，用于檢測輸入符號流的范圍值中的前導‘0’的個數、所述輸入符號流的偏移值中的一連串‘1’和所述偏移值中的所述一連串‘1’之后的一連串‘0’；以及

位流生成模塊，用于基于迭代窗為多次再歸一化迭代輸出位流，所述迭代窗包含所述偏移值中的所述一連串‘1’之后的位范圍，所述再歸一化迭代的次數基于所述范圍值中所述前導‘0’的個數。

12.如權利要求11所述的系統，所述多個多周期再歸一化單元通過將所述范圍值移動所述前導‘0’的個數個位而再歸一化所述范圍值。

13.如權利要求11所述的系統，所述多個多周期再歸一化單元基于再歸一化迭代的次數來確定新的范圍值和新的偏移值。

14.如權利要求11所述的系統，如果所述偏移值的有效位在所述迭代窗中包含一連串‘1’，則所述多個多周期再歸一化單元確定所述偏移值落在上限范圍內，并將值‘1’輸出到所述位流。

15.如權利要求14所述的系統，所述多個多周期再歸一化單元在迭代之后將所述偏移值減小所述上限范圍的最小值，并對減小后的偏移值執行乘法以使所述偏移值回到所述上限范圍內。

16.如權利要求11所述的系統，所述多個多周期再歸一化單元確定所述偏移值在所述一連串‘0’期間落在上限范圍以下，并將值‘0’輸出到所述位流。

17.如權利要求11所述的系統，所述多個多周期再歸一化單元將所述迭代窗鎖存到寄存器中，并且如果所述寄存器中的最后一位包含‘1’，則將尚未確認的位的數量遞增，否則將值‘0’輸出到所述位流。

18.如權利要求17所述的系統，每次將尚未確認的位的數量遞增時，所述多個多周期再歸一化單元將所述寄存器移動一個位。

19.如權利要求11所述的系統，還包括耦合到所述多個多周期再歸一化單元的排放器和位流編寫器，所述排放器和位流編寫器以每個周期1個位的吞吐量輸出位流。

20.如權利要求11所述的系統，還包括耦合到所述多個多周期再歸一化單元的媒體源。