[發(fā)明專利]直接存儲器存取控制器有效
| 申請?zhí)枺?/td> | 200780046013.0 | 申請日： | 2007-12-14 |
| 公開（公告）號： | CN101558396A | 公開（公告）日： | 2009-10-14 |
| 發(fā)明（設(shè)計(jì)）人： | 約瑟夫·W·特里斯;羅德尼·J·佩薩文托;格雷格·D·拉赫蒂;史蒂文·道森 | 申請（專利權(quán)）人： | 密克羅奇普技術(shù)公司 |
| 主分類號： | G06F13/30 | 分類號： | G06F13/30;G06F13/28;G06F1/32 |
| 代理公司： | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人： | 王允方 |
| 地址： | 美國亞*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 直接 存儲器 存取 控制器 | ||
1.一種用于在與主裝置和直接存儲器存取DMA控制器耦合的總線上執(zhí)行數(shù)據(jù)傳輸?shù)? 系統(tǒng)，其包括：
至少一個(gè)總線；
中央處理單元CPU，其與所述總線耦合；
存儲器，其與所述總線耦合；
直接存儲器存取DMA控制器，其具有多個(gè)DMA通道，且獨(dú)立于所述CPU而操 作且與所述總線耦合，其中每個(gè)DMA通道包括關(guān)聯(lián)的通道控制寄存器并且其中所 述DMA控制器進(jìn)一步耦合到一般控制寄存器；其中為存取所述總線，所述DMA 控制器可通過所述一般控制寄存器編程至第一模式以具有優(yōu)于所述CPU的優(yōu)先 權(quán)，且至第二模式以整體暫停所有DMA通道數(shù)據(jù)傳輸。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述一般控制寄存器包括用于設(shè)置所述第一或 第二模式的個(gè)別位。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述多個(gè)DMA通道中的每一者具有所指派的優(yōu) 先級。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中每一通道控制寄存器包括控制是啟用還是停用所 述通道的可編程位。
5.根據(jù)權(quán)利要求3所述的系統(tǒng)，其中所述第一或第二模式可通過饋送到所述DMA控 制器的包括優(yōu)先級的控制信號編程。
6.一種用于在與主裝置和具有多個(gè)直接存儲器存取DMA通道的DMA控制器耦合的 總線上執(zhí)行數(shù)據(jù)傳輸?shù)姆椒ǎ渲忻總€(gè)DMA通道包括關(guān)聯(lián)的通道控制寄存器并且 其中所述DMA控制器進(jìn)一步耦合到一般控制寄存器；所述方法包括：
依據(jù)對DMA數(shù)據(jù)傳輸?shù)恼埱鬁?zhǔn)許所述DMA控制器存取所述總線；
通過所述一般控制寄存器對所述DMA控制器進(jìn)行編程以暫停所有通道上的 DMA數(shù)據(jù)傳輸；
準(zhǔn)許所述主裝置存取所述總線；
通過所述主裝置來執(zhí)行至少一個(gè)總線存取；
通過所述一般控制寄存器對所述DMA控制器進(jìn)行編程以恢復(fù)任何未決的DMA 數(shù)據(jù)傳輸。
7.根據(jù)權(quán)利要求9所述的方法，其中通過設(shè)置和復(fù)位所述一般控制寄存器中的個(gè)別位 來執(zhí)行所述對所述DMA控制器進(jìn)行編程的步驟。
8.根據(jù)權(quán)利要求6所述的方法，其中如果在已起始暫停之前所述DMA控制器已起始 所述數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳送，那么結(jié)束所述數(shù)據(jù)傳送，且接著暫停所述DMA控制器 的存取。
9.根據(jù)權(quán)利要求6所述的方法，其中所述主裝置為中央處理單元CPU，且所述編程 步驟由所述CPU執(zhí)行。
10.根據(jù)權(quán)利要求6所述的方法，其中所述主裝置為外圍裝置，且所述編程步驟由中央 處理單元執(zhí)行。
11.一種微控制器，其包括：
至少一個(gè)總線；
中央處理單元CPU，其與所述總線耦合；
存儲器，其與所述總線耦合；
多個(gè)外圍裝置，其與所述總線耦合；
直接存儲器存取DMA控制器，其獨(dú)立于所述CPU而操作且與所述總線耦合， 其中每個(gè)DMA通道包括關(guān)聯(lián)的通道控制寄存器并且其中所述DMA控制器進(jìn)一步 耦合到控制寄存器，其中為存取所述總線，所述DMA控制器可通過所述一般控制 寄存器編程至第一模式以具有優(yōu)于所述CPU和所述多個(gè)外圍裝置的優(yōu)先權(quán)，且至 第二模式以整體暫停所有DMA通道數(shù)據(jù)傳輸。
12.根據(jù)權(quán)利要求11所述的微控制器，其中所述一般控制寄存器包括用于設(shè)置所述第 一或第二模式的個(gè)別位。
13.根據(jù)權(quán)利要求11所述的微控制器，其中每一通道控制寄存器包括控制是啟用還是 停用所述通道的可編程位。
14.根據(jù)權(quán)利要求11所述的微控制器，其中每一通道控制寄存器包括用于確定DMA 通道的優(yōu)先權(quán)的可編程位字段。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于密克羅奇普技術(shù)公司，未經(jīng)密克羅奇普技術(shù)公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200780046013.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
