[發明專利]共享存儲器陣列p-阱的低電壓列解碼器

無效

• 申請號: 200780041631.6
• 申請日: 2007-10-29
• 公開（公告）號: CN101536107A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 馬西米利亞諾·弗魯利奧;斯特凡諾·蘇里科;安德烈亞·薩科;達維德·曼弗雷
• 申請（專利權）人: 愛特梅爾公司
• 主分類號: G11C8/00
• 分類號: G11C8/00
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 孟 銳

1.一種具有帶有兩個或兩個以上列解碼級的分級列解碼配置的非易失性存儲器 陣列，其包含：

襯底，其具有p-阱區域；

多個存儲器子陣列，其形成在所述p-阱區域中，所述存儲器子陣列中的至少一者 具有用于選擇多個列輸出端子中的一者的一級列解碼器；

末級列解碼器，其形成在所述p-阱區域外部且經配置以從所述一級列解碼器接收 列輸出信號，所述末級列解碼器形成為所述p-阱區域外部的高電壓裝置；

第一高電壓開關，其經配置以在存儲器擦除操作模式期間被啟動且提供高電壓以 偏置所述p-阱區域；及

多個高電壓開關，其經配置以在存儲器擦除操作模式期間被啟動且向所述一級列 解碼器中的多個選擇器晶體管的相應柵極端子提供高電壓。

2.如權利要求1所述的非易失性存儲器陣列，其中所述末級列解碼器經配置以 向讀出放大器提供輸出信號。

3.如權利要求1所述的非易失性存儲器陣列，其中所述一級列解碼器形成為所 述p-阱區域中的低電壓裝置。

4.如權利要求1所述的非易失性存儲器陣列，其中所述末級列解碼器經配置以 向讀出放大器提供輸出信號。

5.如權利要求1所述的非易失性存儲器陣列，其中所述第一高電壓開關耦合在 高電壓源極端子與所述p-阱區域之間。

6.如權利要求1所述的非易失性存儲器陣列，其中所述多個高電壓開關耦合在 所述一級列解碼器中的所述多個選擇器晶體管的高電壓源極端子與相應的柵極端子之 間。

7.如權利要求1所述的非易失性存儲器陣列，其中所述末級列解碼器形成為所 述p-阱區域外部的高電壓NMOS裝置。

8.如權利要求1所述的非易失性存儲器陣列，其進一步包含一個或一個以上中 間級列解碼器。

9.如權利要求8所述的非易失性存儲器陣列，其中所述一個或一個以上中間級 列解碼器形成在所述一級列解碼器與所述末級列解碼器之間的所述p-阱中。

10.如權利要求8所述的非易失性存儲器陣列，其中所述中間級列解碼器中的至 少一者具有經配置以在存儲器擦除操作模式期間被啟動且向所述一個或一個以上中間 級列解碼器的柵極端子提供高電壓的高電壓開關。

11.如權利要求8所述的非易失性存儲器陣列，其中所述一個或一個以上中間級 列解碼器是低電壓NMOS晶體管。

12.如權利要求1所述的非易失性存儲器陣列，其中所述一級列解碼器由MOS 晶體管形成，所述MOS晶體管具有連接到列輸入的第一端子、連接到共用輸出點的 第二端子及耦合到解碼器信號線的若干柵極端子。