[發(fā)明專利]形成用于高容量存儲(chǔ)器卡的單層襯底的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200780041052.1
• 申請(qǐng)日: 2007-09-25
• 公開(kāi)（公告）號(hào): CN101627473A
• 公開(kāi)（公告）日: 2010-01-13
• 發(fā)明（設(shè)計(jì)）人: 奇門·于;赫姆·塔基阿爾;廖智清
• 申請(qǐng)（專利權(quán)）人: 桑迪士克股份有限公司
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國(guó)偉

1.一種制造半導(dǎo)體封裝的方法，其包括以下步驟：

(a)在卷帶自動(dòng)結(jié)合卷帶襯底中形成多個(gè)孔，所述卷帶襯底包含第一及第二表面；

(b)在所述卷帶襯底的所述第一表面上提供導(dǎo)電層，所述導(dǎo)電層具有面向所述卷 帶自動(dòng)結(jié)合卷帶的第一表面的第一表面且所述導(dǎo)電層覆蓋所述多個(gè)孔；

(c)在所述導(dǎo)電層中界定多個(gè)接合墊；

(d)在所述導(dǎo)電層中界定接觸指形件，每個(gè)接觸指形件覆蓋所述多個(gè)孔中的一者， 并且每個(gè)接觸指型件具有在所述卷帶襯底的第一側(cè)上的第一表面，穿過(guò)所述卷帶 襯底中的所述多個(gè)孔而延伸的厚度，以及所述卷帶襯底的第二側(cè)上的第二表面；

(e)在所述導(dǎo)電層中界定將至少一個(gè)接合墊電耦合到至少一個(gè)接觸指形件的導(dǎo)電 跡線；

(f)將一個(gè)或多個(gè)半導(dǎo)體裸片附加到所述卷帶襯底的所述第一表面；

(g)將半導(dǎo)體裸片電耦合到所述卷帶襯底的所述第一表面以及將所述半導(dǎo)體裸片 耦合到接合墊；

其中在所述導(dǎo)電層中界定具有穿過(guò)所述卷帶襯底中的所述多個(gè)孔而延伸的厚度 的接觸指形件的所述步驟包括通過(guò)在所述步驟(a)中形成的所述孔鍍敷所述接觸指形 件的面向所述卷帶襯底的表面。

2.如權(quán)利要求1所述的方法，其中所述在卷帶襯底中形成多個(gè)孔的步驟(a)包 括形成在形狀上與在所述步驟(c)中所界定的所述多個(gè)接合墊一致的多個(gè)孔的步驟。

3.如權(quán)利要求1所述的方法，其中所述將一個(gè)或多個(gè)半導(dǎo)體裸片附加到所述卷 帶襯底的所述第一表面的步驟(f)包括將兩個(gè)與四個(gè)之間的半導(dǎo)體裸片附加到所述卷 帶襯底的所述第一表面的步驟。

4.如權(quán)利要求1所述的方法，其中所述將一個(gè)或多個(gè)半導(dǎo)體裸片附加到所述卷 帶襯底的所述第一表面的步驟(f)包括將一個(gè)或多個(gè)快閃存儲(chǔ)器芯片及控制器芯片附 加到所述卷帶襯底的所述第一表面的步驟。