[發明專利]利用溝槽隔離形成的無閉鎖垂直瞬態電壓抑制二極管陣列結構

有效

• 申請號: 200780031756.0
• 申請日: 2007-11-30
• 公開（公告）號: CN101506974A
• 公開（公告）日: 2009-08-12
• 發明（設計）人: 馬督兒·博德
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L23/58
• 分類號: H01L23/58
• 代理公司: 上海新天專利代理有限公司
• 代理人: 張靜潔;王敏杰

技術領域

本發明涉及一種瞬態電壓抑制二極管(transient?voltage?suppressing； TVS)的電路結構及其制造方法。尤其涉及一種使用溝槽隔離技術來制造垂 直瞬態電壓抑制二極管陣列的改良的電路結構及其制造方法，用以解決閉鎖 效應這一技術性上的困難。

背景技術

傳統技術中，對于瞬態電壓抑制二極管(TVS)陣列結構的設計與制造 方法一直存在著一種技術性上的困難。該技術性的困難，也就是指在瞬態電 壓抑制二極管陣列結構中的多個PN結二極管通常是使用標準的互補式金屬 氧化物半導體(CMOS)制程步驟來形成在半導體襯底上，因此，往往會產生固 有的PNP寄生晶體管與NPN寄生晶體管。在靜電放電(electrostatic?discharge； ESD)的情況下或發生瞬態電壓時，會有較大的電壓施加于瞬態電壓抑制二極 管陣列結構，寄生NPN晶體管或寄生PNP晶體管就會開啟并觸發閉鎖 (latch-up)效應，而導致一種突然且猛烈的電壓驟回(snapback)現象。這種 突然且猛烈的驟回現象極有可能會對于系統的穩定性產生不可預期的影響甚 至造成損害。另外，在瞬態電壓抑制二極管陣列結構中的寄生NPN晶體管或 寄生PNP晶體管的閉鎖效應可能會進一步導致其它突如其然或不可預期的 電壓-電流瞬態(transient)變化。然而，由瞬態電壓抑制二極管陣列結構中 寄生NPN晶體管或寄生PNP晶體管的閉鎖現象所造成的技術性難題卻無法 輕易地獲得解決。

特別是，瞬態電壓抑制二極管通常用于防止集成電路遭受突然的過電壓 而產生損害。一種集成電路被設計為在正常范圍的電壓下運行。然而，在許 多情況下，例如靜電放電時，電流會快速地產生瞬態變化并且減輕，而高電 壓可能就會突如其然且無法控制地對于電路造成沖擊。當發生這種過電壓的 情況時，就需要瞬態電壓抑制二極管去執行防護功能來避免可能會對集成電 路造成的傷害。隨著越來越多的器件是通過集成電路來實現的，集成電路將 變得很容易受到過電壓的損害，而對于瞬態電壓抑制二極管的損害防護的需 求也將隨之增加。瞬態電壓抑制二極管的典型應用包含有通用串行總線 (USB)電源與數據線防護、數字影像接口(Digital?video?interface)、高速以 太網絡(Ethernet)、筆記本計算機、顯示器以及平面顯示器等。

圖1A與圖1B分別顯示一種瞬態電壓抑制二極管器件的電路圖與電流- 電壓圖。一種理想的瞬態電壓抑制二極管應當可以在輸入電壓Vin小于擊穿 電壓Vb時，將電流全部加以阻擋，即獲得零電流(zero-current)，從而最小 化漏電流。再者，理想上，當輸入電壓Vin大于擊穿電壓Vb時，瞬態電壓 抑制二極管在這種情況下應該具有接近零的電阻，以致于瞬態電壓能夠被有 效地抑制下來。一種利用具有擊穿電壓的PN結器件來實現的瞬態電壓抑制 二極管可以在瞬態輸入電壓超過擊穿電壓的情況時，允許電流傳導而獲得瞬 態電壓的防護。然而，如圖1B中所示，由于PN結類型的瞬態電壓抑制二極 管具有高電阻，因此不具有少數載子并且其抑制效果不佳。同樣地，利用雙 極型NPN/PNP來實現的瞬態電壓抑制二極管具有雙極型晶體管的雪崩觸發 (avalanche-triggered)啟動，雪崩電流會隨雙極增益而放大，而基極將會涌 進少數載子，且雙極型瞬態電壓抑制二極管能夠獲得較佳的抑制電壓。