[實用新型]一種延時復位控制電路

無效

• 申請號: 200720178870.3
• 申請日: 2007-12-26
• 公開（公告）號: CN201181443Y
• 公開（公告）日: 2009-01-14
• 發明（設計）人: 史謙;唐振中
• 申請（專利權）人: 珠海中慧微電子有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;G06F11/00;G01R11/02
• 代理公司: 廣州新諾專利商標事務所有限公司
• 代理人: 楊煥軍

技術領域

本實用新型涉及電子信息、智能控制、信號處理等系統中復位功能的實現方案，尤其涉及延時復位控制電路。

背景技術

在數字信號處理系統中，復位處理是一個最基本又極為關鍵的部分。復位是將電路中保持的時序器件初始化，從而使電路的狀態初始化。在進行電路系統設計時，每個系統都需要有一個能夠正確復位整個系統的控制單元，在系統上電或者死機時對系統中CPU及其它各具備復位功能單元電路進行復位控制。

在電路系統設計時，一般在系統內設置專用的復位芯片，專用復位芯片結合外圍電路組成復位控制電路，該復位控制電路輸出復位控制信號，對系統內所有需要復位的單元進行復位。目前大部分數字信號處理系統中都采用傳統的看門狗復位芯片，常用的有ADM706、ADM708、MAX706、TC1232，它們均能完成上電復位及提供系統其他情形時的復位控制信號。

復位控制電路關系到整個系統運行的穩定、可靠性以及數據的及時處理。然而，現有的復位控制芯片為系統電路設計帶來方便的同時，也逐漸曝露出一些應用上的缺陷，其應用的靈活性受到限制，同時對使用該復位芯片的系統的穩定性有較大的影響。下面以復位芯片MAX706在電能表中的應用為例進行說明，當MAX706上電、或掉電時，其輸出端皆輸出復位信號，而MAX706本身不能控制復位信號輸出的時間，因此，當電能表檢測到掉電信號并進行存儲數據處理的過程中，CPU即有可能被復位而丟失電量等重要數據。此外，現有復位芯片沒有掉電通知功能，且抗干擾能力不強，當電能表智能控制系統頻繁上、掉電，或者電源干擾信號很大時，容易引起電能表反復復位，造成電能表中重要數據的破壞，嚴重影響了電能表的可靠正常運行。上述MAX706應用上的缺陷在其它現有看門狗芯片中同樣存在。

實用新型內容

本實用新型的目的是提供一種延時復位控制電路，能使系統的CPU運行穩定，并使系統在電源掉電之前可靠存儲數據。上述目的由以下技術方案實現：

一種延時復位控制電路，其特征在于，包括：

時鐘信號發生電路，振蕩產生脈沖信號，輸入給定時延遲電路的計數器；

看門狗信號檢測電路，輸入端連接CPU，輸出連接狀態控制電路，檢測看門狗輸入信號，處理之后把喂狗信號發給狀態控制電路；

狀態控制電路，通過喂狗信號、比較器A的輸出信號、定時延遲電路的計時信號及復位控制電路的完成信號，聯合控制定時延遲電路的啟動與終止、復位控制電路的啟動與終止；

定時延遲電路，通過狀態控制電路的啟動與控制信號，產生計時信號；

復位控制電路，接收狀態控制電路的啟動與控制信號產生復位信號，并反饋完成信號給狀態控制電路；

比較器A，輸入端分別接入掉電檢測電壓信號及基準電壓信號，輸出端輸出掉電通知信號給狀態控制電路及掉電通知端。

上述延時復位控制電路還包括比較器B及一與門，比較器B的輸入端分別接入電路工作參考電壓信號Vref及基準電壓信號，其輸出信號與復位信號發生器的輸出信號共同輸入所述與門，與門的輸出端作為復位信號輸出端。

上述延時復位控制電路還包括時鐘啟閉控制電路，包括比較器C及門控電路，比較器C的輸入端分別接入系統電源參考電壓信號Vin及基準電壓信號，該時鐘啟閉控制電路通過將系統電源參考電壓與基準電壓比較，輸出控制信號給門控電路，由門控電路控制時鐘信號發生電路的啟閉。

上述延時復位控制電路中，定時延遲電路為1.6秒延遲電路。

上述延時復位控制電路中，所述比較器B的電路工作參考電壓信號Vref輸入端設置有可調的分壓電路。

上述延時復位控制電路中，所述比較器C的系統電源參考電壓信號Vin輸入端設置有可調的分壓電路。

本實用新型有看門狗的作用，在系統正常上電時，延時輸出上電復位信號，在系統運行異常的情況下給出復位信號，并且可以提供掉電通知信號，掉電通知信號與實際掉電之間保證一定的時間間隔，從而確保掉電時存儲數據的時間，掉電過程中不輸出復位信號。此外，本實用新型還提供了強制復位功能，在電源電壓低于基準電壓值時，維持強制復位信號，以使系統穩定運行。同時，本實用新型還提供了節能模式，當系統電源參考電壓低于基準電壓值時，便關閉時鐘信號發生電路，從而降低功耗。綜上所述，本實用新型能使系統穩定、可靠的運行并及時處理數據，不致丟失。

附圖說明

圖1為本實用新型延時復位控制電路的結構示意圖；

圖2為本實用新型延時復位控制電路的控制方法流程圖；

圖3為本實用新型延時復位控制電路集成芯片的應用示例圖。

具體實施方式