[實(shí)用新型]電子元件的檢測(cè)系統(tǒng)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200720128449.1
• 申請(qǐng)日: 2007-09-28
• 公開（公告）號(hào): CN201141902Y
• 公開（公告）日: 2008-10-29
• 發(fā)明（設(shè)計(jì)）人: 陳家銘;蔡蘇威
• 申請(qǐng)（專利權(quán)）人: 德律科技股份有限公司
• 主分類號(hào): G01R31/04
• 分類號(hào): G01R31/04;G01R31/312
• 代理公司: 永新專利商標(biāo)代理有限公司
• 代理人: 王英

技術(shù)領(lǐng)域

本實(shí)用新型關(guān)于一種檢測(cè)系統(tǒng)及其方法，尤其是一種檢測(cè)待測(cè)元件的接腳與組裝電路板間是否正確連接的檢測(cè)系統(tǒng)及其方法。

背景技術(shù)

在組裝電路板(Print?Circuit?Board?Assembly，PCBA)的測(cè)試中，在生產(chǎn)線前端測(cè)試時(shí)，相當(dāng)重要的一個(gè)步驟即為檢查印刷電路板(Print?Circuit?Board)上的每一顆集成電路(Integrated?Circuits，ICs)或連接器(Connectors)等電子元件，是否穩(wěn)固并正確地連接至印刷電路板上，這樣的測(cè)試可減少后端功能測(cè)試(Functional?Test)時(shí)所發(fā)生的不良，并有效檢測(cè)出前端的制造缺陷(Manufacture?Defects)。在眾多檢測(cè)儀器中，非接觸式的自動(dòng)光學(xué)檢測(cè)(Automatic?OpticalInspection，AOI)已逐漸取代傳統(tǒng)人工的檢測(cè)。使用自動(dòng)光學(xué)檢測(cè)技術(shù)，不但可減少人工檢驗(yàn)的負(fù)擔(dān)與人為疏失，更可提高檢測(cè)速度，但其無(wú)法檢測(cè)被元件主體所遮蔽的腳位連接是否正確，如錫球柵陣列封裝(Ball?Grid?Array，BGA)其腳位即被元件主體所遮蔽，雖然自動(dòng)X射線檢測(cè)(Automatic?X-Ray?Inspection，AXI)可彌補(bǔ)上述技術(shù)的缺點(diǎn)，但其投入的開發(fā)成本較高。在線測(cè)試機(jī)(In-Circuit?Tester，ICT)需針對(duì)不同的待測(cè)物(Device?Under?Test，DUT)另外制作不同的治具(Fixture)，治具上的探針(Probe)可對(duì)組裝電路板上面的集成電路進(jìn)行供電測(cè)試，除了可實(shí)現(xiàn)全面性的檢測(cè)，測(cè)試速度快及故障定位準(zhǔn)確也是其優(yōu)點(diǎn)，而測(cè)試涵蓋率(Test?Coverage?Rate)也比自動(dòng)光學(xué)檢測(cè)及自動(dòng)X射線檢測(cè)技術(shù)高。

一般在線測(cè)試機(jī)采用所謂的制造缺陷分析儀(Manufacture?DefectAnalyzer，MDA)以自動(dòng)并快速地找出分布在印刷電路板上的電子元件因前端制造造成的元件損毀、元件短路、元件空焊、元件錯(cuò)件等制造錯(cuò)誤，但該制造缺陷分析儀只針對(duì)模擬元件的測(cè)試方式占有優(yōu)勢(shì)，對(duì)于數(shù)字電路的測(cè)試，可結(jié)合邊界掃描(Boundary-Scan)測(cè)試，以達(dá)到較完整的測(cè)試。

邊界掃描測(cè)試即所謂的JTAG測(cè)試或稱為IEEE?1149.1，該技術(shù)由聯(lián)合測(cè)試行動(dòng)小組(Join?Test?Action?Group，JTAG)于1988年向IEEE委員會(huì)提出，于1990年完成標(biāo)準(zhǔn)測(cè)試存取端口及邊界掃描架構(gòu)(IEEE?std.1149.1-1900Standard?Test?Access?Port?and?Boundary-ScanArchitecture)的規(guī)格。傳統(tǒng)上，對(duì)于組裝電路板制造不良所采取的測(cè)試方式為利用治具上的探針與待測(cè)物上的測(cè)試點(diǎn)接觸，再由在線測(cè)試機(jī)產(chǎn)生信號(hào)，經(jīng)測(cè)試點(diǎn)至各待測(cè)零件執(zhí)行測(cè)試操作。然而隨著組裝電路板的復(fù)雜度增加，如CPU、ASIC、CHIPSET等腳位增加、間距縮小，以及產(chǎn)品日益要求輕薄短小，使得待測(cè)物上可預(yù)留的測(cè)試點(diǎn)越來(lái)越少，以致降低可測(cè)率，而邊界掃描測(cè)試即為針對(duì)該問(wèn)題所發(fā)展的對(duì)策之一，現(xiàn)在許多集成電路都內(nèi)建邊界掃描電路，以使其易于測(cè)試。該檢測(cè)方法依序掃描集成電路元件的全部輸入及輸出接腳，獲取輸入及輸出接腳的測(cè)試數(shù)據(jù)，由此測(cè)試元件內(nèi)部的功能，或檢測(cè)集成電路與印刷電路板間的連接是否正確。請(qǐng)參閱圖1，集成電路A10與集成電路B?20分別具備邊界掃描功能電路，內(nèi)含四個(gè)基本硬件元件，分別為測(cè)試存取端口(Test?Access?Port，TAP)30、測(cè)試存取端口控制器(TAP?Controller)40、指令寄存器38(Instruction?Register，IR)、數(shù)據(jù)寄存器(Data?Register，DR)，其中測(cè)試存取端口、測(cè)試存取端口控制器、指令寄存器及部分?jǐn)?shù)據(jù)寄存器在邊界掃描規(guī)格中是必要的硬件元件，而數(shù)據(jù)寄存器中只有邊界掃描寄存器(Boundary-ScanRegister)50及旁路寄存器36(Bypass?Register)是必要的寄存器，其余寄存器則非必要使用。除了內(nèi)部核心電路28之外，在集成電路接腳與核心電路之間配置了邊界掃描電路胞(Boundary?Scan?Cell，BSC)55，這些電路胞相當(dāng)于探針內(nèi)建于集成電路中，電路胞連接成串即為邊界掃描寄存器，在測(cè)試存取端口中我們可以使用至少四支邊界掃描腳位，分別為測(cè)試數(shù)據(jù)輸出42(Test?data?ouput，TDO)、測(cè)試數(shù)據(jù)輸入44(Test?data?input，TDI)、測(cè)試時(shí)鐘46(Test?clock，TCK)、測(cè)試模式選擇48(Test?mode?select，TMS)，通過(guò)集成電路所內(nèi)建的測(cè)試存取端口控制器進(jìn)行控制及傳送測(cè)試數(shù)據(jù)，第五支腳位是測(cè)試重置47(Test?Reset，TRST)，并非必要使用。我們可利用集成電路A的測(cè)試數(shù)據(jù)輸入腳位32a以串行(serial)輸入方式將測(cè)試的數(shù)據(jù)移位(shift)至邊界掃描電路胞，電路胞之間可借由移位傳遞測(cè)試數(shù)據(jù)，由集成電路A的測(cè)試數(shù)據(jù)輸出腳位32b，以串行輸出方式將測(cè)試數(shù)據(jù)傳遞至集成電路B的測(cè)試數(shù)據(jù)輸入腳位34a，集成電路B的電路胞將測(cè)試數(shù)據(jù)移位后，最后可在集成電路B的測(cè)試數(shù)據(jù)輸出腳位34b觀察測(cè)試數(shù)據(jù)經(jīng)移位后的結(jié)果，如此即完成一掃描鏈(Scan?chain)。集成電路A與集成電路B于印刷電路板60的連接測(cè)試以及互連測(cè)試，可于集成電路A在測(cè)試數(shù)據(jù)移位至輸出接腳32b的電路胞時(shí)，以并行輸出(parallel)方式將電路胞所暫存的測(cè)試數(shù)據(jù)通過(guò)輸出接腳32b傳遞至印刷電路板的導(dǎo)線，并通過(guò)導(dǎo)線將測(cè)試數(shù)據(jù)傳遞至集成電路B的輸入接腳34a，此時(shí)集成電路B的電路胞可以并行輸入的方式獲取輸入接腳34a上的測(cè)試數(shù)據(jù)至電路胞，經(jīng)移位后可由輸出腳位34b比對(duì)觀察之前經(jīng)由集成電路A的輸入腳位32a所給予的測(cè)試數(shù)據(jù)，若測(cè)試數(shù)據(jù)與原來(lái)所給予的相同，即可表示集成電路A與集成電路B之間的連接正常，以及集成電路A與集成電路B的部分腳位與印刷電路板連接正常，反之，可計(jì)算測(cè)試數(shù)據(jù)的移位次數(shù)來(lái)判斷集成電路A與集成電路B的某腳位連接異常，對(duì)于單一集成電路的邊界掃描測(cè)試也可以串行及并行交互使用的方式來(lái)完成測(cè)試目的。