[實用新型]存儲器控制系統

有效

• 申請號: 200720127848.6
• 申請日: 2007-07-25
• 公開（公告）號: CN201072552Y
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 陳俊宏;陳再生;林丁丙
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京林達劉知識產權代理事務所
• 代理人: 劉新宇

技術領域

本實用新型關于一種存儲器總線設計，特別是可整合不同規格的存儲器總線設計。

背景技術

請參閱圖1，說明一已知的個人計算機系統中的主機板100。存儲器控制單元110、電源供應單元120與多個存儲器模塊插槽121、122配置于主機板100上，經由一存儲器總線相連接。已知的存儲器控制單元110，用來控制存儲器的數據儲存與擷取。存儲器控制單元可以是設計在一北橋芯片之中。而存儲器模塊則插置于存儲器模塊插槽121、122上。因此，存儲器制造廠商、存儲器控制單元制造廠商與主機板制造廠商必須在設計上相互支持，在相同設計規格下分工合作，使用者方可依照需求選擇不同數量或不同容量的存儲器。

然而現有存儲器隨著技術發展而衍生不同的種類。舉例來說，以雙數據傳輸模式存儲器(DDR?RAM)隨著技術發展，制定出不同的規格，例如雙數據傳輸模式第2代存儲器(DDR2?RAM)規格、雙數據傳輸模式第3代存儲器(DDR3?RAM)規格等。以雙數據傳輸模式第2代存儲器(DDR2?RAM)規格為例，在存儲器總線中，定義了存儲器模塊與存儲器控制單元之間數據傳輸所需的必要信號。其中，包括有多個控制信號線131、多個數據傳輸信號線132及多個電源供應信號線133。控制信號線131包括有地址輸入信號線(Address?Input?A0-A15)、時脈信號線(clock)、寫入致能信號線(Write?Enable)、片內終結器設計(on?die?terminator)等?？刂菩盘柧€131自存儲器控制單元110輸出，傳向存儲器模塊插槽121、122。存儲器模塊接收所述控制信號線131后，對相應的儲存內容進行存取。存取的數據會經由多個并行數據傳輸信號線(Data)132傳輸至存儲器控制單元110。數據傳輸信號線132可以作為雙向信號傳輸，也就是說可作為自存儲器控制單元110寫入存儲器模塊或是自存儲器模塊讀出并傳至存儲器控制單元110。除此之外，為供應存儲器上的晶體管運作，電源供應單元120經由多個電源供應信號線133提供所需的電壓。依據雙數據傳輸模式第2代存儲器(DDR2?RAM)規格，利用1.8V電源來使存儲器內的晶體管正常運作，因此存儲器總線更提供電源供應信號線133，包括有電源信號線VDD及接地信號線VSS，且電源信號線VDD所承載的電壓為1.8V。因此，在主機板設計時，控制信號線131、數據傳輸信號線132及多個電源供應信號線133的設計必須要滿足雙數據傳輸模式第2代存儲器(DDR2?RAM)規格。一個雙數據傳輸模式第2代存儲器模塊插入存儲器模塊插槽121或存儲器模塊插槽122時方可正常操作。若雙數據傳輸模式第2代存儲器模塊同時插入存儲器模塊插槽121及存儲器模塊插槽122時，則會將電源供應切入低電壓，以保護元件的使用壽命。

另一方面，如果主機板100是基于雙數據傳輸模式第3代存儲器(DDR3?RAM)規格來進行設計，在存儲器總線上所需的信號線種類及電氣特性也必須符合雙數據傳輸模式第3代存儲器(DDR3?RAM)規格。此時，如果一個雙數據傳輸模式第2代存儲器模塊插入存儲器模塊插槽121或存儲器模塊插槽122時，則無法正常操作。例如，在雙數據傳輸模式第3代存儲器(DDR3?RAM)規格要求下，電源信號線VDD所承載的電壓為1.5V。當一雙數據傳輸模式第2代存儲器(DDR2?RAM)連接到存儲器模塊插槽121或存儲器模塊插槽122，電源信號線VDD所承載的電壓供應不足以驅動存儲器上的晶體管，而無法正常操作，進一步更可經由存儲器控制單元向基本輸入輸出系統(Basic?Input/OutputSystem，BIOS)發生錯誤信號。

如上所述，對于計算機系統的演變過程而言，主機板100的設計無法在相同存儲器總線上直接同時支持不同規格的存儲器。因此，需要一種存儲器總線設計能夠可同時連接不同規定的存儲器，而無須更改主機板的電路布局，大量減少研發成本。

實用新型內容

有鑒于此，本實用新型提出一種設計，能于一相同存儲器總線上支持不同規格的存儲器模塊。