[實用新型]電流鏡

無效

• 申請號: 200720119331.2
• 申請日: 2007-03-31
• 公開（公告）號: CN201035440Y
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 程航;李波;李定;夏君
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種電流鏡，更具體地說，涉及一種BiCMOS工藝的電流鏡。

背景技術

將雙極型(Bipolar)晶體管和互補金屬氧化物半導體(CMOS)晶體管集成在一起的工藝稱為BiCMOS工藝，它廣泛的應用于電源管理芯片等模擬集成電路中，其中的CMOS的閾值電壓普遍較高(0.7～1V)。然而，隨著標準CMOS工藝的不斷進步，特征尺寸的不斷減小，標準CMOS芯片的供電電壓也隨之不斷減小。出于成本和降低復雜度的考慮，在同一系統中的模擬芯片的供電電壓也隨之降低。模擬集成電路，特別是閾值電壓相對較高的BiCMOS集成電路，被迫面臨降低電壓設計的挑戰。

現有的CMOS工藝中的共源共柵電流鏡的輸入電壓至少要達到2V_GS-V_TH(V_GS為MOS管的柵極與源極之間的電壓，簡稱柵源電壓，V_TH為MOS管的閾值電壓)，通常為保證電路能正常工作需要留有一定的冗余，這個電壓會更高。通常在5V的工作電壓下沒有問題，可以很好的工作，但是當輸入電壓將抵至3V甚至更低時，就不能夠應用共源共柵電流鏡。

現有的BiCMOS工藝中的一種電流鏡如圖1所示，其中電流輸入管和電流輸出管為NMOS管1M1和1M2。當MOS管工作在飽和區，即V_DS≥V_GS-V_TH時，其漏極電流為：

$i_D=K^{\′}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2(1+\mathrm{\λ}{V}_{\mathrm{DS}})$

其中K′為工藝參數，同一工藝中的K′為定值；為MOS管的寬長比，為工藝參數；λ為溝道長度調制參數，同一工藝中的λ為定值；V_DS為MOS管漏極與源極之間的電壓，簡稱漏源電壓。

當電流鏡的輸入管1M1和輸出管1M2工作在飽和區時，由于第一雙極型晶體管1Q1的基極電流非常小，可忽略，所以可認為輸入MOS管1M1的漏極電流i_11D即電流鏡的電流輸入端11的輸入電流，為：

$I_{\mathrm{in}}\≈i_{11D}=K^{\′}{\left(\frac{W}{L}\right)}_1{(V_{\mathrm{GS}1}-V_{\mathrm{TH}})}^2(1+{\mathrm{\λV}}_{\mathrm{DS}1})$