[實(shí)用新型]實(shí)時(shí)高速的多DSP分布式處理系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 200720113060.X
• 申請(qǐng)日: 2007-08-10
• 公開(kāi)（公告）號(hào): CN201111019Y
• 公開(kāi)（公告）日: 2008-09-03
• 發(fā)明（設(shè)計(jì)）人: 賀惠農(nóng);沈平;劉寶華;秦巍
• 申請(qǐng)（專利權(quán)）人: 杭州億恒科技有限公司
• 主分類號(hào): G06F13/362
• 分類號(hào): G06F13/362;G06F13/40;G06F15/16
• 代理公司: 杭州杭誠(chéng)專利事務(wù)所有限公司
• 代理人: 林寶堂

技術(shù)領(lǐng)域

本實(shí)用新型涉及信號(hào)處理領(lǐng)域，尤其涉及一種實(shí)時(shí)高速的多DSP分布式處理系統(tǒng)，特別適用于大規(guī)模高速數(shù)據(jù)采集處理、數(shù)據(jù)實(shí)時(shí)分析、數(shù)字圖像處理、視頻處理和實(shí)時(shí)控制等信號(hào)處理等領(lǐng)域。

背景技術(shù)

DSP作為數(shù)字信號(hào)處理器，應(yīng)用于信號(hào)處理的各個(gè)領(lǐng)域，但隨著對(duì)信號(hào)實(shí)時(shí)處理能力要求越來(lái)越高，傳統(tǒng)的單DSP處理器系統(tǒng)，由于受單個(gè)DSP處理器資源的限制，使之在高速數(shù)據(jù)采集處理和實(shí)時(shí)分析、信號(hào)大量處理和運(yùn)算等方面不能滿足其要求。為了提高處理能力，人們?cè)噲D通過(guò)增加DSP處理器數(shù)量的方式來(lái)實(shí)現(xiàn)。

現(xiàn)有的多DSP處理器的數(shù)據(jù)處理系統(tǒng)一般是采用多個(gè)DSP處理器主從串聯(lián)協(xié)同處理的方式來(lái)實(shí)現(xiàn)。這種方式雖然可以通過(guò)串連從處理DSP處理器來(lái)分擔(dān)部分的數(shù)據(jù)運(yùn)算而使系統(tǒng)的處理能力在一定程度上的得到提高，但其數(shù)據(jù)的實(shí)時(shí)傳輸能力、主控制DSP處理器的資源開(kāi)銷將會(huì)隨串連的從處理DSP處理器數(shù)量的增加而成為系統(tǒng)的瓶頸，從而限制系統(tǒng)的擴(kuò)展和實(shí)際處理性能的提高；故對(duì)于采用這種多DSP處理器互連處理方式的系統(tǒng)，其并不能充分滿足數(shù)據(jù)量大、實(shí)時(shí)性強(qiáng)的信號(hào)處理領(lǐng)域的處理要求。

而通過(guò)多個(gè)DSP處理器并聯(lián)方式來(lái)實(shí)現(xiàn)數(shù)據(jù)處理能力的提高，目前也已經(jīng)有所嘗試。例如，中國(guó)專利文獻(xiàn)公開(kāi)了一種基于多DSP并行處理的自主移動(dòng)機(jī)器人平臺(tái)[申請(qǐng)?zhí)枺篊N02156031.5]，包括：上層控制計(jì)算機(jī)通過(guò)CAN總線與多個(gè)DSP處理系統(tǒng)相連；多個(gè)DSP系統(tǒng)之間通過(guò)CAN總線相連，以連成控制器局部網(wǎng)絡(luò)。還有人實(shí)用新型了一種基于兩級(jí)DSP的并聯(lián)裝備開(kāi)放式運(yùn)動(dòng)控制卡及控制方法[申請(qǐng)?zhí)枺篊N?200510122323.9]，該系統(tǒng)采用了多CPU并行處理的兩級(jí)控制結(jié)構(gòu)，將系統(tǒng)的總體控制和電機(jī)的具體控制功能分離，由控制級(jí)CPU作為控制卡的核心，控制和協(xié)調(diào)整個(gè)系統(tǒng)的操作；采用可編程邏輯器件FPGA構(gòu)造通訊接口，將控制級(jí)的中央處理單元和執(zhí)行級(jí)的電機(jī)控制單元與FPGA芯片相連接，通過(guò)FPGA控制FIFO和同步狀態(tài)信號(hào)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸和電機(jī)同步控制；控制方法包括中央處理CPU離散控制軌跡，由執(zhí)行級(jí)CPU進(jìn)行位置與速度反演，然后通過(guò)變參數(shù)位置PID控制伺服電機(jī)。上述多DSP互連處理方案在一定程度上仍不能充分滿足數(shù)據(jù)量大、實(shí)時(shí)性強(qiáng)的信號(hào)處理領(lǐng)域的處理要求，其原因在于：

對(duì)于方案一：

1.CAN作為一種現(xiàn)場(chǎng)傳輸總線，其傳輸能力并不能滿足高速數(shù)據(jù)采集處理、實(shí)時(shí)分析等信號(hào)處理領(lǐng)域的傳輸要求。

2.作為多DSP并聯(lián)處理方式，其并沒(méi)有對(duì)總線等共享資源使用的仲裁機(jī)制，在實(shí)時(shí)、大規(guī)模數(shù)據(jù)處理的應(yīng)用環(huán)境下，將存在總線等共享資源使用的競(jìng)爭(zhēng)，從而影響系統(tǒng)的運(yùn)行的穩(wěn)定性和可靠性；

對(duì)于方案二：

1.其多個(gè)DSP的互連控制結(jié)構(gòu)實(shí)際是一個(gè)串聯(lián)的主控制DSP和多個(gè)并聯(lián)的從處理DSP協(xié)同處理方式，故存在由于主控制DSP處理器資源的限制而擴(kuò)展性差、處理能力提高有限的問(wèn)題，故對(duì)于大規(guī)模高速數(shù)據(jù)采集處理、實(shí)時(shí)分析等高速信號(hào)處理領(lǐng)域，其并不能充分滿足處理能力的要求。

2.作為從DSP處理器，其并聯(lián)的互連方式并不是通過(guò)共享總線等資源來(lái)實(shí)現(xiàn)的，而是通過(guò)FPGA構(gòu)造各自獨(dú)立的FIFO來(lái)實(shí)現(xiàn)與主處理DSP點(diǎn)對(duì)點(diǎn)的通信，其實(shí)時(shí)性較差，同時(shí)也對(duì)主處理DSP的處理能力提出更高要求，故并不能充分滿足數(shù)據(jù)量大、實(shí)時(shí)性強(qiáng)的信號(hào)處理領(lǐng)域的處理要求；另外多個(gè)DSP之間通信采用FPGA控制FIFO來(lái)實(shí)現(xiàn)，其不但整體結(jié)構(gòu)復(fù)雜，制造成本高，而各個(gè)DSP之間工作協(xié)調(diào)性較差。

發(fā)明內(nèi)容

本實(shí)用新型主要是解決現(xiàn)有技術(shù)所存在的數(shù)據(jù)處理速度慢，難以適應(yīng)信號(hào)處理要求較高的領(lǐng)域的要求，數(shù)據(jù)信息的實(shí)時(shí)傳輸能力較差等的技術(shù)問(wèn)題；提供了一種能夠?qū)崿F(xiàn)數(shù)據(jù)信息高速處理，實(shí)現(xiàn)數(shù)據(jù)信息實(shí)時(shí)高速傳輸，滿足信號(hào)處理的各個(gè)領(lǐng)域?qū)π盘?hào)處理能力越來(lái)越高的要求的實(shí)時(shí)高速的多DSP分布式處理系統(tǒng)。

本實(shí)用新型還有一目的是解決現(xiàn)有技術(shù)所存在的結(jié)構(gòu)設(shè)計(jì)不夠合理，制造成本高，各個(gè)DSP之間協(xié)調(diào)性較差等的技術(shù)問(wèn)題；提供了一種結(jié)構(gòu)合理，制造成本低，協(xié)調(diào)性好，通訊速度快的實(shí)時(shí)高速的多DSP分布式處理系統(tǒng)。