[實(shí)用新型]一種基于SOC設(shè)計(jì)的雷達(dá)信號(hào)基帶處理芯片

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200720081043.2
• 申請(qǐng)日: 2007-09-12
• 公開（公告）號(hào): CN201107404Y
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 何春;宗竹林;李磊;劉輝華;張林;劉偉;李蜀霞;黎亮;周婉婷;饒全林
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G01S7/02
• 分類號(hào): G01S7/02;G06F17/00;G06F13/40
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于SOC設(shè)計(jì)的雷達(dá)信號(hào)基帶處理芯片，包括時(shí)鐘模塊(1)、模式選擇模塊(2)、參數(shù)控制模塊(3)、CPU處理模塊(4)，其特征在于，基于SOC設(shè)計(jì)的雷達(dá)信號(hào)基帶處理芯片還設(shè)有一個(gè)協(xié)處理器(5)，時(shí)鐘模塊(1)分別與模式選擇模塊(2)、CPU處理模塊(4)、協(xié)處理器(5)通過單向總線相連，參數(shù)控制模塊(3)分別與模式選擇模塊(3)、CPU處理模塊(4)、協(xié)處理器(5)通過單向總線相連，協(xié)處理器(5)與CPU處理模塊(4)之間通過交互總線連接。

2.根據(jù)權(quán)利要求1所述的基于SOC設(shè)計(jì)的雷達(dá)信號(hào)基帶處理芯片，其特征在于，所述協(xié)處理器(5)內(nèi)設(shè)有數(shù)據(jù)處理模塊和輸出控制端(10)，數(shù)據(jù)處理模塊分為脈沖處理模塊(7)、濾波處理模塊(8)、求模和取對(duì)數(shù)模塊(9)，脈沖處理模塊(7)分別與濾波處理模塊(8)、模式選擇模塊(2)、參數(shù)控制模塊(3)、求模和取對(duì)數(shù)模塊(9)、輸出控制端(10)通過單向總線連接，濾波處理模塊(8)還與求模和取對(duì)數(shù)模塊(9)、參數(shù)控制模塊(3)、輸出控制端(10)之間通過單向總線連接，求模和取對(duì)數(shù)模塊(9)另與時(shí)鐘模塊(1)、輸出控制端(10)通過單向總線連接。

3.根據(jù)權(quán)利要求1或2所述的基于SOC的雷達(dá)信號(hào)基帶處理新片，其特征在于，所述協(xié)處理器(5)內(nèi)至少設(shè)有三個(gè)數(shù)據(jù)處理模塊。

4.根據(jù)權(quán)利要求1所述的基于SOC設(shè)計(jì)的雷達(dá)信號(hào)基帶處理芯片，其特征在于，所述CPU處理模塊(4)上設(shè)有一個(gè)二次開發(fā)接口(6)。