[實用新型]數字掃描控制器

有效

• 申請號: 200720080860.6
• 申請日: 2007-08-31
• 公開（公告）號: CN201102985Y
• 公開（公告）日: 2008-08-20
• 發明（設計）人: 魏楊;謝亮;付成洪;張博;薛尚清
• 申請（專利權）人: 成都南光機器有限公司
• 主分類號: C23C14/54
• 分類號: C23C14/54
• 代理公司: 成都立信專利事務所有限公司
• 代理人: 馮忠亮

技術領域：

本實用新型與真空鍍膜中磁場控制裝置有關。

背景技術：

早期的掃描控制器主要是模擬式控制。即一個空間磁場在X和Y方向的線圈上加上有一定功率的連續(模擬)信號(正弦波、三角波、方波等)以形成偏轉磁場，控制穿過此磁場的電子束的運動軌跡。原理如圖1所示：

使用模擬的信號發生器一般只有三種振蕩波形(如：文氏振蕩器)，通過開關選擇某一通道信號輸出，另一通道的相同結構，信號輸出到X，Y線圈形成的磁場影響電子束的軌跡是不規則且無一致性，相位不易控制。

這種方法的缺點是掃描不能掃出多種圖形，特別是較為復雜的圖形。通常只能掃出近似方形和線形的圖形，圖形邊緣模糊不規則，且均勻性差，可控可調性差，控制很不方便。

實用新型內容：

本實用新型的目的是提供一種可描掃出任意圖形，控制方便，功能多樣的數字掃描控制器。

本實用新型是這樣實現的：

本實用新型數數字掃描控制器，微處理器1通過數據總線與存貯器18、信號傳輸裝置17、第四、第五D/A轉換器5、6連接，第四、第五D/A轉換器5、6分別依次經過第四運算放大器9、第六運算放大器15和第五運算放大器10、第七運算放大器16接于負載電感的兩端。

微處理器1與可編程門陣列2連接，可編程門陣列2的輸出與第四、第五D/A轉換器5、6連接。

微處理器1與第一D/A轉換器7、第二D/A轉換器8連接，可編程門陣列2與第三D/A轉換器3連接，第一、二、三D/A轉換器7、8、3分別與第一、二、三運算放大器11、12、4連接，第一運算放大器11、第四運算放大器9的輸出與第一減法器13連接，第二運算放大器12、第五運算放大器10的輸出與第二減法器14連接，第一、二減法器13、14的輸出分別經第六、七運算放大器15、16接于負載電感的兩端。

微處理器1為單片機89C516RD，存貯器18為芯片AT29LV25626JC，信號傳輸裝置17為顯示器、鍵盤和串口中的一種或多種，可編程門陣列2為芯片EP2C5Q208CN，第一、二、三、四、五D/A轉換器為芯片DAC0832。

第三運算放大器4的放大器A與第三D/A轉換器3和放大器B連接，放大器B的輸出與第四D/A轉換器5的輸入連接。

第一或第二運算或第四或第五運算放大器有放大器1A與第一或第二或第四或第五A/D轉換器和放大器1B連接，放大器1B與放大器2A連接，放大器2A的輸出與第一或第二減法器連接。

第六或第七運算放大器為功率放大器。

本實用新型采用單片機、現場可編程門陣列(FPGA)等新型電子器件研制成功全數字掃描控制器。可編程門陣列可產生任意圖形。本實用新型具有鍵盤輸入、LCD液晶屏顯示菜單操作、存儲多圖形、控制電子束的運動軌跡等功能。控制方便。

附圖說明：

圖1為已有技術原理圖。

圖2為本實用新型結構框圖。

圖3為本實用新型電路原理圖。

圖4為第三運算放大器原理圖。

圖5為第一、二、四、五運算放大器原理圖。

圖6為減法器原理圖。

圖7為第六、七運算放大器原理圖。

具體實施方式：

CPU采用89C516RD單片機，外部FLASH采用AT29LV256-26JC芯片，他們之間才用8位數據總線A0～A7和16位數據總線A0～A15，其中16位地址總線的低8位與8位數據總線端口復用，需要鎖存器分離出Q0～Q7低8位地址總線。使用的鎖存器的實現是通過程序寫入EP2C5Q208C8N芯片內實現。

CPU通過總線擴展了一片81C55，用于擴展IO口連接按鍵。使用MAX3232對單片機的串口進行電平轉換，使之TTL電平與RS232轉換，可與電腦串行通信。