[實用新型]一種具上升下降時間調整功能的MOS電流模式邏輯電路

有效

• 申請號: 200720076621.3
• 申請日: 2007-10-24
• 公開（公告）號: CN201113976Y
• 公開（公告）日: 2008-09-10
• 發明（設計）人: 楊家奇;沈志遠;劉皓;喻騫宇;鄧志兵
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H03K19/0944
• 分類號: H03K19/0944;H03K19/017
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈蘅;李時云

技術領域

本實用新型涉及MOS電流模式邏輯電路，尤其涉及一種具上升下降時間調整功能的MOS電流模式邏輯電路。

背景技術

在傳統的低速電流源邏輯電路中，上升時間和下降時間的不匹配不會對電路的最終性能造成很大的影響，但是對于高速或超高速的電路，這種情況就不能忽視了，尤其對于電流源邏輯電路輸出信號，其上升時間和下降時間之間的匹配對眼圖特性影響非常重要。而眼圖測試作為評判高速電路抗噪聲干擾的重要方法，故在高速電路中需保持上升時間和下降時間的匹配，即上升時間和下降時間均需與設計值一致。

參見圖1，其顯示了現有技術中一預設計的MOS電流模式邏輯電路(MOSCurrent?Mode?Logic；簡稱MCML)電路的結構，如圖所示，該預設計的MCML電路主要包括由N溝道場效應管M0和M1構成的第一輸入差分對、電性連接在第一輸入差分對M0和M1的漏極和一電壓源VDD間的漏極電阻對R0和R1、電性連接在第一輸入差分對M0和M1的漏極與地間的第二接地電容對C0、C1和電性連接在第一輸入差分對M0和M1的源極與地間的且由N溝道場效應管M2構成的恒流源，該第一輸入差分對M0和M1的柵極分別為正負極輸入信號INP和INN的輸入端，其漏極分別為正負極輸出信號OUTP和OUTN的輸出端。

但是，上述結構的預設計的MCML電路會出現上升時間和下降時間不匹配的狀況，經上升時間和下降時間測試儀器(例如為示波器)的測試圖1所示的電路的上升時間和下降時間分別為274和221皮秒，與兩者均為254皮秒的設計值相比，上升時間明顯大于設計值，下降時間明顯小于設計值。如此將會影響通過眼圖測試測量電路的抗噪性能。

因此，如何提供一種具上升下降時間調整功能的MOS電流模式邏輯電路以將預設計的MOS電流模式邏輯電路其中一個小于設計值，另一個大于設計值的上升、下降時間均調整到設計值，已成為業界亟待解決的技術問題。

實用新型內容

本實用新型的目的在于提供一種具上升下降時間調整功能的MOS電流模式邏輯電路，通過所述電路可將上升時間和下降時間均調整為設計值。

本實用新型的目的是這樣實現的：一種具上升下降時間調整功能的MOS電流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中一個小于設計值，另一個大于設計值時將兩者均調整為設計值，該具上升下降時間調整功能的MOS電流模式邏輯電路包括該預設計的MOS電流模式邏輯電路，該預設計的MOS電流模式邏輯電路具有第一輸入差分對，該具上升下降時間調整功能的MOS電流模式邏輯電路還包括兩漏極串聯連接在該第一輸入差分對的兩源極上的第二輸入差分對、電性連接在該第一差分對的兩源極與地間的第一接地電容對以及串聯連接在第二差分對的兩源極上的源極電阻對。

在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該預設計的MOS電流模式邏輯電路還具有漏極電阻對、第二接地電容對和一電性連接在該源極電阻對與地間的恒流源，該第一差分對的兩漏極分別通過該漏極電阻對電性連接至一電壓源，該第一差分對的兩漏極還分別通過該第二接地電容對電性連接至地。

在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該恒流源為N型場效應管，該N型場效應管的漏極連接在該源極電阻對上。

在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該具上升下降時間調整功能的MOS電流模式邏輯電路的信號輸入、輸出端分別設置在該第一差分對的柵極和漏極，該信號輸入端還設置在該第二差分對的柵極。

在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該第一差分對由N型場效應管構成。

在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該第二差分對由N型場效應管構成。

與現有技術中預設計的MOS電流模式邏輯電路的上升和下降時間其中一個大于設計值，一個小于設計值相比，本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路在預設計的MOS電流模式邏輯電路的第一差分對的兩源極上串聯連接了第二差分對，并在該第一差分對的兩漏極與地間電性連接了第一接地電容對，且在第二差分對的兩源極上串聯連接了源極電阻對，通過測試可發現電路的上升和下降時間均被調整到了設計值。

附圖說明

本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路由以下的實施例及附圖給出。

圖1為現有技術的預設計的MOS電流模式邏輯電路的電路圖；