[實用新型]一種可減小功率噪聲的MOS電流模式邏輯電路

有效

• 申請號: 200720074899.7
• 申請日: 2007-09-21
• 公開（公告）號: CN201113973Y
• 公開（公告）日: 2008-09-10
• 發明（設計）人: 楊家奇;劉皓;喻騫宇;沈志遠;鄧志兵;張衛航;郭俊濤
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H03K19/0944
• 分類號: H03K19/0944
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈蘅;李時云

技術領域

本實用新型涉及電流模式邏輯電路，尤其涉及一種可減小功率噪聲的MOS電流模式邏輯電路。

背景技術

隨著半導體工藝技術的發展，集成有互補式金屬-氧化層-半導體(Complementary?Metal-Oxide-Semiconductor，CMOS)的模擬電路和MOS電流模式邏輯(MOS?current?Mode?logic，MCML)數字電路的片上系統(SystemOn?a?Chip，簡稱SOC)勢必取代功能單一的集成電路，而成為微電子行業的主流技術。上述MCML電路對電源噪聲具有極高的抗干擾性，但是，CMOS電路卻易受到電源噪聲的影響，故在設計具有CMOS電路和MCML電路的SOC時，需將MCML所產生的電源噪聲降至最低以避免其對CMOS電路造成不良影響。另外，應用在傳輸速度高達G?bit/s數量級的高速通信中的MCML電路的輸出抖動因其較高的傳輸速率也需要非常關注。

參見圖1，其顯示了現有技術一的MCML電路結構，如圖所示，該MCML電路主要包括由N溝道場效應管M1和M2構成的差分對、一端分別連接在M1和M2漏極的電阻負載R1和R2，該電阻負載R1和R2的另一端連接在電源上，以及漏極連接在M1和M2源極且由N溝道場效應管M3構成的恒流源，該恒流源通過設置在柵極的偏置電壓Vbias來控制其保持恒流，該M1和M2的柵極分別為正負極輸入信號INP和INN的輸入端，該M2和M1的漏極分別為正負極輸出信號OUTP和OUTN的輸出端。圖1中所示的MCML電路的輸入信號上升或下降時，會造成差分對中M1或M2柵源電壓V_GS的直接跳變，從而會產生較大的功率噪聲。

另外，上述MCML電路在理想狀況下，其差分對M1和M2中有一個處于開啟狀態時，另一個必須徹底關掉，但是由于不同的工作環境所對應的工藝電壓溫度參數(Process?Voltage?Temperature；簡稱PVT)不同，且在輸入偏置電流為常數且非常大(例如為20mA)時，由于一些PVT死角的存在，達到上述理想狀態將非常困難。故MCML電路會在經過一些PVT死角時會產生較大的抖動，如此會進一步加大噪聲。

為減小MCML電路所產生的功率噪聲，現有技術二(專利號為7170324?B2的美國專利)在圖1所示的MCML電路中作了改進，改進后的MCML電路如圖2所示，其在N溝道場效應管M1和M2的柵極上分別并聯了電容C2和C1。上述在M1和M2的柵極上并聯電容的結構可以有效地減小功率噪聲，但是大的輸入電容會降低MCML電路的速度并影響輸出的斜率，另外，增加電容會增加版圖區域并影響差分輸入N溝道場效應管的寄生參數。

參見圖3，現有技術三(專利號為7068063B2的美國專利)提供了減小MCML電路所產生的功率噪聲的另一種技術解決方案，如圖所示輸入信號IN通過I1和I2分別進入M1和M3或M2和M4，I1和I2由類似反相器的延遲單元組成，I1的延遲時間大于I2的延遲時間，依據MOS的特性，源電流和漏電流的改變通常發生在線性區，該專利所提出的MCML電路利用不同的延遲時間來控制輸入信號的斜率，故可使MCML電路工作在線性區時斜率緩慢變化而在飽和區時卻急劇變化。與現有技術二相比，現有技術三會使整個輸入斜率變緩，于是MCML的速度問題就不會受到很大影響，該種構造同時可有效的減小接地噪聲。

但是，現有技術三的電路并沒有采用差分結構，容易受噪聲干擾的影響，另外采用的器件很多，增大了版圖區域。

因此，如何提供一種可減小功率噪聲的MOS電流模式邏輯電路以在不影響速度的前提下減少功率噪聲且減小PVT參數影響，已成為業界亟待解決的技術問題。

實用新型內容

本實用新型的目的在于提供一種可減小功率噪聲的MOS電流模式邏輯電路，通過所述電路可大大減小其所產生的功率噪聲，并減小PVT參數影響。

本實用新型的目的是這樣實現的：一種可減小功率噪聲的MOS電流模式邏輯電路，該電路包括一差分對、兩電阻和一漏極連接在該差分對源極的恒流源MOS管，該兩電阻的一端分別連接在該差分對的兩漏極上，另一端連接在一電壓源上，該電路的信號輸入、輸出端分別設置在該差分對的柵極和漏極，該電路還包括與該差分對并聯且用于減小差分對柵源電壓變化速率的栓鎖緩沖模塊，該栓鎖緩沖模塊包括兩緩沖MOS管，該兩緩沖MOS管的柵極分別連接在該差分對的兩柵極上，該兩緩沖MOS管的柵極和漏極相互連接。

在上述的所述的可減小功率噪聲的MOS電流模式邏輯電路中，該差分對由N型場效應管構成。