[實用新型]一種應用于背面蝕刻工藝上的芯片封裝載板

無效

• 申請號: 200720072248.4
• 申請日: 2007-07-06
• 公開（公告）號: CN201054351Y
• 公開（公告）日: 2008-04-30
• 發明（設計）人: 李英娜
• 申請（專利權）人: 威宇科技測試封裝有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/12
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳亮

技術領域

本實用新型涉及一種載板，可用于芯片的封裝，本實用新型尤其涉及一種應用在背面蝕刻工藝(Etching-back)中的載板。

背景技術

Etching-back(背面蝕刻)工藝是目前集成電路封裝領域中被廣泛和大量使用的技術。伴隨著電子技術高密度與小型化的發展，以及芯片使用頻率的不斷提高，封裝載板的走線布局也不斷向著高密度，高可靠性的方向發展。隨之而來的是，載板設計空間的減小、設計難度的增加和設計要求的提高，這就引入了背面蝕刻的技術。下面對傳統的使用Etching-back工藝的載板的結構及制造過程作一簡述。

請參見圖1，每條載板一般可以由多個基片單元100構成，每個基片單元100通過表層電鍍線101與其他的基片單元100串接起來，并且與表層的用于塑料封裝材料注膠的注膠口102串聯。在整個載板的適當位置處可以設置數個定位孔103，用于在生產過程中起定位作用。

請參見圖2，在芯片封裝時，有時為了滿足高頻器件的要求及布線空間的限制，通常會把表層電鍍線101采用蝕刻的辦法去掉。這樣封裝完成之后，每個基片單元100則變成獨立的單元，既不與其它的基片單元100串聯，也不與表層的注膠口102串連。由于注膠口102與基片單元100中接地網絡的串連起著在打線過程中自動檢測焊線連接性的作用，所以使用背面蝕刻工藝斷開了基片單元100的接地網絡與注膠口102的連接關系后，造成了打線過程中無法自動檢測焊線連接性的好壞，會造成生產良率的降低與生產效率的低下。而由于載板布線空間的限制以及器件性能的要求一定要使用Etching-back工藝，故而無法從工藝角度解決封裝時產生的問題，嚴重影響生產效率及產品良率。

實用新型內容

因此，本實用新型的目的在于通過改進載板的設計，解決焊線過程中無法自動檢測焊線連接好壞的情況，從而提高生產效率及產品良率。

根據本實用新型的上述目的，本實用新型提供一種芯片封裝載板，由多個基片單元構成，在所述芯片封裝載板上設有注膠口和定位孔，其特征在于，在每個所述基片單元的內部接地層與所述定位孔通過電鍍線電連接，所述定位孔通過另一電鍍線與所述注膠口相連。

在上述的芯片封裝載板中，多個所述基片單元的內部接地層之間通過電鍍線電連接，并通過一根電鍍線與定位孔連接；所述定位孔內壁鍍銅。

在上述的芯片封裝載板中，所述基片單元的內部接地層與鄰近的所述定位孔電連接；所述基片單元呈方陣排列。

如上所述，本實用新型將注膠口與每個基片單元的接地層很好的連接了起來，從而使得打線時的自動報警系統能夠運行，達到了提高生產效率及產品良率的目的。而且，本實用新型的上述改進的實現也無需制板廠和封裝廠增加任何新的設備投資，就能在保證產品良率的前提下大量生產，從而提高了打線工序的生產效率。

本實用新型的芯片封裝載板的進一步特征、優點和效果將通過下面的實施例作進一步的描述和解釋。

附圖說明

圖1示出了傳統芯片封裝載板的結構；

圖2示出了采用背面蝕刻工藝的封裝載板的結構；

圖3示出了本實用新型的芯片封裝載板的結構。

具體實施方式

本實用新型的芯片封裝載板在傳統的載板的基礎上作了改進。

如圖3所示，本實用新型的載板包括多個基片單元200，多個基片單元可以呈如圖所示的3*3或4*4的方陣排列。每個基片單元200都設置有內部接地層(圖中未示出)，基片單元200之間通過一電鍍線211將基片單元200內的內部接地層連接在一起，然后通過引出電鍍線212連接到定位孔203上。在定位孔203內壁上，可以鍍銅。然后，再通過一電鍍線213將定位孔203與注膠口102進行電連接，如此使得注膠口102通過基板上的定位孔103與每個基片單元的接地層相連。

基片單元200之間的電鍍線211可以連接到基片單元內部接地層的任意位置上，引出電鍍線212連接到鄰近的定位孔203上。

上面的描述僅是本實用新型的實施例而已，本領域技術人員可以在此基礎上，作出各種變形、修改或替換，例如，每個基片單元的內部接地層也可以分別與定位孔相連等，這些變化都應落在本實用新型的保護范圍內。