[實用新型]低頻時碼信號的不間斷輸出控制器

無效

• 申請號: 200720031894.6
• 申請日: 2007-05-30
• 公開（公告）號: CN201032716Y
• 公開（公告）日: 2008-03-05
• 發明（設計）人: 許林生
• 申請（專利權）人: 中國科學院國家授時中心
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04B1/40
• 代理公司: 西安永生專利代理有限責任公司
• 代理人: 申忠才;成光裕

技術領域

本實用新型屬于無線電通訊以及電子技術領域，具體涉及到產生低頻時碼信號的不間斷輸出控制器。

背景技術

美國、英國、德國、日本等發達國家相繼擴建了低頻時碼電臺。近年來低頻時碼授時在西方國家的應用開發和系統改進引人注目。我國在跟蹤國際授時技術的同時，進行了低頻時碼授時技術的研究。特別是近兩年，經過科技人員多年的努力，低頻時碼授時技術在我國得到了快速地發展。

低頻時碼發射機所發射的低頻時碼信號是由專用激勵器產生的，而產生時碼信號激勵器需要由隔離放大器提供秒信號和高準確度的10MHz高頻信號，經過激勵器調制后，產生出調幅信號傳送到發射機經發射天線輻射出去，用戶使用電波鐘或低頻時碼定時接收機自動接收和解碼。在正常發播時，秒和10MHz高頻信號不允許間斷，要達到這樣的特殊要求，需要研制出低頻時碼信號不間斷輸出控制器。

發明內容

本實用新型所要解決的技術問題在于為電波鐘或低頻時碼定時接收機提供一種抗干擾能力強、功耗低、體積小、重量輕、操作簡單的低頻時碼信號的不間斷輸出控制器。

解決上述技術問題采用的技術方案是它包括：對整機進行控制的單片機系統；延時觸發電路1，該電路的輸出端接單片機系統；延時觸發電路2，該電路的輸出端單片機系統；邏輯控制輸出電路，該電路的輸入端接延時觸發電路1和延時觸發電路2以及單片機系統；模擬開關輸出電路，該電路的輸入端接單片機系統。

本實用新型的延時觸發電路1為：秒信號IPPS-1由集成電路U2A的2腳輸入，集成電路U2A的14腳接電容C1的一端、15腳接電容C1的另一端并通過電阻R1接5V電源正極、3腳接單片機系統、4腳接集成電路U3A的3腳、1腳接地，集成電路U3A的1腳接5V電源正極、4腳和5腳接單片機系統。

本實用新型的延時觸發電路2與延時觸發電路1相同。

本實用新型的模擬開關輸出電路為：10MHz-1頻率信號由集成電路U5的4腳輸入，10MHz-2頻率信號由集成電路U5的5腳輸入，集成電路U5的1腳接集成電路U1的14腳、7腳接地、8腳輸出10MHz的信號。

本實用新型采用單片機控制的延時觸發電路、邏輯控制輸出電路和模擬開關輸出電路，保證了低頻時碼信號不間斷輸出。本實用新型具有抗干擾能力強、功耗低、體積小、重量輕、操作簡單等優點，可在低頻時碼發射機上使用。

附圖說明

圖1是本實用新型的電氣原理方框圖。

圖2是本實用新型一個實施例的電子線路原理圖。

具體實施方式

下面結合附圖和實施例對本實用新型進一步詳細說明，但本實用新型不限于這些實施例。

圖1是本實用新型的電氣原理方框圖，參見圖1。在圖1中，本實用新型是由延時觸發電路1、延時觸發電路2、單片機系統、邏輯控制輸出電路、模擬開關輸出電路連接構成。延時觸發電路1的輸出端接單片機系統和邏輯控制輸出電路，延時觸發電路2的輸出端接單片機系統和邏輯控制輸出電路，單片機系統的輸出端接邏輯控制輸出電路和模擬開關輸出電路。

本實施例的延時觸發電路1由集成電路U2A、集成電路U3A、電阻R1、電容C1連接構成，集成電路U2A的型號為74HC221，集成電路U3A的型號為74HC74。秒信號IPPS-1由集成電路U2A的2腳輸入，集成電路U2A的14腳接電容C1的一端、15腳接電容C1的另一端并通過電阻R1接5V電源正極、3腳接單片機系統、4腳接集成電路U3A的3腳、1腳接地，集成電路U3A的1腳接5V電源正極、4腳和5腳接單片機系統。

本實施例的延時觸發電路2由集成電路U2B、集成電路U3B、電阻R2、電容C2連接構成，集成電路U2B的型號為74HC221，集成電路U3B的型號為74HC74。秒信號IPPS-2由集成電路U2B的10腳輸入，集成電路U2B的6腳接電容C2的一端、7腳接電容C2的另一端并通過電阻R2接5V電源正極、11腳接單片機系統、12腳接集成電路U3B的11腳、9腳接地，集成電路U3B的13腳接5V電源正極、10腳和9腳接單片機系統。