[實用新型]一種基于單穩(wěn)態(tài)電路和可編程邏輯器件的安全保護電路

無效

• 申請?zhí)枺?/td>: 200720031294.X
• 申請日: 2007-02-28
• 公開（公告）號: CN201025506Y
• 公開（公告）日: 2008-02-20
• 發(fā)明（設計）人: 陶濤;梅雪松;許睦旬;姜歌東
• 申請（專利權）人: 西安交通大學
• 主分類號: G05B19/048
• 分類號: G05B19/048
• 代理公司: 西安通大專利代理有限責任公司
• 代理人: 李鄭建

技術領域

本實用新型涉及切紙機控制系統(tǒng)中的一種安全保護電路，特別是一種基于單穩(wěn)態(tài)電路的成熟可靠和可編程邏輯器件(CPLD)技術的安全保護電路。

背景技術

安全性設計是切紙機控制系統(tǒng)的極端重要環(huán)節(jié)。切紙機用戶分布廣，在大中小城市和農村地區(qū)均有使用。因此必須考慮因復雜不規(guī)范的電網(wǎng)環(huán)境可能帶來的控制系統(tǒng)的電路邏輯混亂，同時更要注意到缺乏崗前培訓、文化素質不高的工人因誤操作出現(xiàn)的裁切損失以及人身安全性問題等突發(fā)非正常情況。

在PC/104工控機和單片機中，傳統(tǒng)的硬件看門狗電路WDT(WatchdogTimer)都是通過復位CPU來解除程序的“死循環(huán)”和“跑飛”等邏輯混亂現(xiàn)象的。但是因為在CPU復位過程中所有參數(shù)需要初始化，不能保持現(xiàn)有狀態(tài)，且時間較長，所以在CPU復位過程中所有輸出信號處于失控狀態(tài)。顯然，這樣的處理將造成切紙機的不確定狀態(tài)，出現(xiàn)可能的安全隱患，這對于切紙機等安全性能要求較高的場合，WDT遠遠達不到要求。

發(fā)明內容

對于高速運動和安全性要求較高的切紙機控制系統(tǒng)，為了克服現(xiàn)有技術在CPU復位過程中所有輸出信號處于失控狀態(tài)的缺陷，本實用新型的目的在于，提供一種基于單穩(wěn)態(tài)電路和CPLD的安全保護電路。

為了實現(xiàn)上述任務，本實用新型采取如下的技術解決方案：

一種基于單穩(wěn)態(tài)電路和可編程邏輯器件的安全保護電路，其特征在于該電路包括：

一單穩(wěn)態(tài)觸發(fā)模塊，用來接收CPU發(fā)出的正常工作循環(huán)脈沖，產(chǎn)生系統(tǒng)工作正常信號；其輸入端不斷收到來自CPU的刷新脈沖，則在輸出端產(chǎn)生穩(wěn)定的高電平信號，若脈沖間隔超過設定范圍，則輸出端產(chǎn)生低電平信號；

一可編程邏輯器件(CPLD)，用于鎖存單穩(wěn)態(tài)模塊的低電平信號，其內部有兩個D觸發(fā)器，兩個D觸發(fā)器的輸入端均連接有非門，各個非門的輸入端與單穩(wěn)態(tài)模塊的對應的輸出端相連，而兩個D觸發(fā)器的輸出端連接有或門；或門的輸出通過連接另一個或門，該另一個或門的輸出一方面連接一個非門，用于輸出單元的使能控制，另一方面通過光電管連接外部安全繼電器，安全繼電器連接有一個開關，通過輸出單元的使能控制，斷開所有輸出信號，并切斷安全繼電器的開關，控制運動控制器的輸出繼電器的通斷。

報警時間由單穩(wěn)態(tài)模塊輸入端的電阻、電容R1、C1和R2、C2來設定。

本實用新型的基于單穩(wěn)態(tài)電路和可編程邏輯器件CPLD的安全保護電路，將成熟可靠的單穩(wěn)態(tài)電路和可編程邏輯器件(CPLD)的邏輯設計功能靈活結合起來，在系統(tǒng)上電時，避免了由于信號電平不確定而引起的輸出混亂；在CPU處于“死機”達到一定時間后立即切斷所有輸出，并產(chǎn)生報警信號(指示燈，不通過CPU)，報警后可在操作員的指導下令CPU復位。從而大大提高了系統(tǒng)的安全可靠性，消除了可能的安全隱患。

附圖說明

圖1是本實用新型的切紙機安全保護電路原理圖。

以下結合附圖對本實用新型作進一步的詳細說明。

具體實施方式

參見圖1，本實用新型的基于單穩(wěn)態(tài)電路和CPLD的安全保護電路，包括：

一單穩(wěn)態(tài)觸發(fā)模塊，用來接收CPU發(fā)出的正常工作循環(huán)脈沖，產(chǎn)生系統(tǒng)工作正常信號；其輸入端不斷收到來自CPU的刷新脈沖，則在輸出端產(chǎn)生穩(wěn)定的高電平信號，若脈沖間隔超過設定范圍，則輸出端產(chǎn)生低電平信號；

單穩(wěn)態(tài)觸發(fā)模塊選用74HC123芯片，該芯片共有2個單穩(wěn)態(tài)觸發(fā)器，分別通過來自單片機的輸出鎖存器的刷新脈沖信號和PC/104的對雙端口RAM的讀寫信號來觸發(fā)，輸出信號的脈沖寬度可由RC來調整，當輸出信號的有效寬度大于輸入觸發(fā)信號的周期時，則輸出信號保持為高電平。若系統(tǒng)出現(xiàn)異常現(xiàn)象(如死機、死循環(huán)等)，輸入觸發(fā)信號的周期將大于輸出信號的有效寬度，在1Q端或2Q端會出現(xiàn)低電平；

可編程邏輯器件(CPLD)，用于鎖存單穩(wěn)態(tài)模塊的低電平信號，其內部有兩個D觸發(fā)器，兩個D觸發(fā)器的輸入端均連接有非門，各個非門的輸入端與單穩(wěn)態(tài)觸發(fā)模塊的對應的輸出端相連，而兩個D觸發(fā)器的輸出端連接有或門；或門的輸出通過連接另一個或門，該另一個或門的輸出一方面連接一個非門，用于輸出單元的使能控制，另一方面通過光電管連接外部安全繼電器，安全繼電器連接有一個開關，通過輸出單元的使能控制，斷開所有輸出信號，并切斷安全繼電器的開關，控制運動控制器的輸出繼電器的通斷。

報警時間由單穩(wěn)態(tài)模塊輸入端的電阻、電容R1、C1和R2、C2來設定。