[實用新型]BCH糾錯技術中的校驗碼寫入裝置

無效

• 申請號: 200720006819.4
• 申請日: 2007-04-18
• 公開（公告）號: CN201036008Y
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 闕金珍
• 申請（專利權）人: 福州瑞芯微電子有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;H03M13/15
• 代理公司: 福州展暉專利事務所
• 代理人: 陳如濤

技術領域

本實用新型涉及一種用數據表示中的冗余碼作錯誤檢測或校正的編碼裝置，特別是一種BCH糾錯技術中的校驗碼寫入裝置，其通常應用于閃存存儲系統。

背景技術

BCH碼是循環碼的一個重要子類，它具有糾多個錯誤的能力，BCH碼有嚴密的代數理論，是目前研究最透徹的一類碼。它的生成多項式與最小碼距之間有密切的關系，人們可以根據所要求的糾錯能力很容易構造出BCH碼，它們的譯碼器也容易實現，是線性分組碼中應用最普遍的一類碼。

現有技術中，在數據寫入閃存同時進行BCH編碼，即在寫完信息位后得到一組校驗位，從而跟在信息位后形成一個完整的BCH碼字，也就是校驗碼。在讀出存儲在閃存上的數據時，需要對編碼的數據進行解碼，并糾正在糾錯能力范圍內的錯誤的數據。然而，往閃存寫入數據時，經常在寫入信息位的同時就需要通過BCH編碼器進行編碼得到校驗碼，由于從BCH編碼器得到的校驗碼都沒有進行存儲，因此必須實時發送，即在生成的同時就發送，否則容易丟失數據，因此當傳送完一個512字節的信息位時，緊接著要往該信息位的冗余字節中寫入校驗碼，而無法直接繼續傳送下個512字節的數據，必須寫入完上一個信息位的校驗碼才能繼續傳送下個512字節的信息位；同樣，當從閃存讀取數據時，當讀完512字節的信息位時，緊接著要讀取對應的校驗碼，因此在每頁數據的讀寫期間，對閃存操作的地址指針要變化多次，在信息位和校驗位上不斷變換，操作復雜，數據讀寫速度慢，特別是在SOC系統中，大多用DMA進行數據的讀寫，變換閃存的讀寫目標地質需要從新配制DMA寄存器，更是影響了總線的效率和傳輸速度。

實用新型構成

本實用新型的目的在于根據現有技術的不足之處而提供一種可以對信息碼和校驗碼分別進行一次性操作的，使數據寫入速度快的BCH糾錯技術中的校驗碼寫入裝置。

本實用新型的實現是通過以下途徑來實現的：

BCH糾錯技術中的校驗碼寫入裝置，包括有閃存接口控制裝置和BCH編碼器，閃存接口控制裝置的一個寫入控制端與閃存存儲系統連接，另一個控制輸出端與BCH編碼器傳輸連接，其結構要點在于，還包括有一校驗碼寄存器，其驅動控制端連接閃存接口控制裝置，輸入端與BCH編碼器的輸出端連接，輸出端則與閃存存儲系統連接。

當往閃存存儲系統中寫入數據時，存儲系統將通過閃存接口控制裝置觸發BCH編解碼器進行編碼工作，將連續對多個信息位進行編碼，并將編碼的結果，即校驗位，保存在校驗碼寄存器中，同時，通過閃存接口控制裝置讀取數據信息時，也可以連續讀取，地址指針順序移動，當寫完一頁數據后，再通過閃存接口控制裝置觸發校驗碼寄存器，由閃存存儲系統從校驗碼寄存器中讀取校驗碼寫入對應信息碼冗余字節的位置。

這樣，在對閃存存儲系統進行寫入數據時，校驗碼的處理與信息位的讀寫可以分開處理，可實現對閃存存儲系統寫信息位的連續性，從而簡化了操作，加快了數據的寫入速度。

本實用新型所述的校驗碼寫入裝置可以進一步具體為：

閃存接口控制裝置包括有依序連接的數據處理器、計數裝置、比較裝置和驅動觸發裝置以及與比較裝置的基準端連接的基準裝置，其中數據處理器連接閃存存儲系統和BCH編碼器，驅動觸發裝置則連接校驗碼寄存器。

閃存接口控制裝置的數據處理器在處理所寫入的數據的同時，將數據信息發送給計數裝置，計數裝置將對寫入的信息位進行計算，而比較裝置將計數裝置所計數的結果與基準裝置中的基準值進行比較，當計數結果達到基準值后，比較裝置輸出一控制信號給驅動觸發裝置，由驅動觸發裝置觸發校驗碼寄存器，由閃存存儲系統讀取校驗碼寄存器中的該頁對應的校驗碼，并寫入該頁冗余字節的對應位置。

這樣可以控制批量處理數據的大小，根據需要對基準裝置的基準值進行設置，如一頁數據或者二頁數據，甚至更多。也就是說計數裝置計數的是數據量的大小，控制每讀取一定量的數據后，進行校驗碼的寫入。

本實用新型還可以進一步具體為：

閃存接口控制裝置、BCH編碼器、校驗碼寄存器均包含在一型號為RK435D的芯片中。

閃存接口控制裝置、BCH編碼器、校驗碼寄存器集成在一芯片中，該芯片實現了上述三者的用途。芯片的型號可以有多種，本說明書提供一種作為參考。