[發明專利]多比特可編程非易失性存儲器單元、陣列及其制造方法

有效

• 申請號: 200710308409.X
• 申請日: 2007-12-29
• 公開（公告）號: CN101217149A
• 公開（公告）日: 2008-07-09
• 發明（設計）人: 朱一明;胡洪
• 申請（專利權）人: 北京芯技佳易微電子科技有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/522;H01L21/8247;H01L21/768
• 代理公司: 北京銀龍知識產權代理有限公司
• 代理人: 許靜

技術領域

本發明主要涉及半導體存儲器件，尤其涉及一種多比特可編程非易失性存儲器單元、陣列及其制造方法。

背景技術

隨著集成電路技術的不斷發展，對集成電路芯片制造技術的要求也越來越高，尤其是對半導體存儲器件的制造技術，開發商和制造廠商都不斷投入大量經費和研發人員用以提高甚至改變現有的半導體存儲器制造技術。半導體存儲器包括多種類型，其中，使用較為廣泛的當屬非易失性半導體存儲器。目前，非易失性存儲器包括只讀非易失性存儲器、可編程只讀非易失性存儲器、可編程可擦除只讀非易失性存儲器等。

現有可編程非易失性存儲器常常采用熔絲或反熔絲制造技術，這種熔絲或反熔絲制造技術除了需要采用傳統的邏輯工藝外，還需要采用特殊工藝和特殊材料。因此，采用基于熔絲或反熔絲制造技術的可編程非易失性存儲器，不但增加了芯片制造的成本，而且由于制造過程中采用了特殊工藝和特殊材料，因此，還大大降低邏輯器件的可靠性。

另外，現有的基于邏輯工藝制造的可編程非易失性存儲單元需要兩個以上的金屬氧化物半導體(MOS，Metal?Oxide?Semiconductor)晶體管組成，所占用的面積比較大。

發明內容

有鑒于此，本發明的目的在于提供一種多比特可編程非易失性存儲器單元、陣列及其制造方法。通過該多比特可編程非易失性存儲器單元、陣列及其制造方法，達到大大提高單個存儲器單元存儲數據的能力和存儲穩定性、進一步縮小存儲單元面積和提高芯片集成度、更有利于大規模集成電路應用的目的。

本發明提供了一種多比特可編程非易失性存儲器單元，包括晶體管，所述晶體管包括柵極、源極和漏極，還包括與所述晶體管的漏極串聯連接的電容器；

所述電容器由金屬層、接觸孔、阻擋層和有源區依次連接形成；其中，所述阻擋層為該電容器的介質層；

所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；

所述多種預定電阻值用于表征存儲單元的多種存儲狀態。

該可編程非易失性存儲單元所述預定電壓為定值電壓、變值電壓或脈沖電壓。

該可編程非易失性存儲單元所述預定作用時間為恒定時長或不同時長的作用時間。

該可編程非易失性存儲單元所述阻擋層為金屬硅化物阻擋層；

該可編程非易失性存儲單元所述金屬層為第一金屬層。

本發明還提供了一種多比特可編程非易失性存儲器單元的制造方法，包括：

提供金屬層、接觸孔、阻擋層、有源區和包括柵極、源極和漏極的晶體管；

依次連接金屬層、接觸孔、阻擋層、有源區形成電容器，將阻擋層作為該電容器的介質層；

將所述晶體管的漏極與所述電容器串聯連接；

所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；

所述多種預定電阻值用于表征存儲單元的多種存儲狀態。

該方法所述預定電壓為定值電壓、變值電壓或脈沖電壓。

該方法所述預定作用時間為恒定時長或不同時長的作用時間。

本發明還提供了一種多比特可編程非易失性存儲器陣列，包括字線、位線、源線以及位于字線、位線和源線之間的多個存儲器單元；其中，

所述存儲單元中的晶體管的柵極與字線連接；

所述存儲單元中的晶體管的漏極與電容器串聯連接至位線上；

所述存儲單元中的晶體管的源極與源線連接；

所述電容器由金屬層、接觸孔、阻擋層和有源區依次連接形成；

所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；

所述多種預定電阻值用于表征存儲單元的多種存儲狀態。

該可編程非易失性存儲器陣列所述預定電壓為定值電壓、變值電壓或脈沖電壓。

該可編程非易失性存儲器陣列所述預定作用時間為恒定時長或不同時長的作用時間。

本發明還提供了一種多比特可編程非易失性存儲器陣列的制造方法，包括：

提供金屬層、接觸孔、阻擋層、多根多晶硅和包括有源區的襯底，多根多晶硅與包括有源區的襯底形成多個包括柵極、漏極和源極的晶體管；

多個晶體管的源極形成多條源線；

多根多晶硅形成多條字線；

金屬層中的多根金屬線形成多條位線；

依次連接金屬層、接觸孔、阻擋層、有源區形成電容器，其中，阻擋層作為該電容器的介質層；

將多個所述晶體管的漏極與所述電容器對應連接形成存儲單元排布在與存儲單元對應的字線、位線和源線之間；