[發明專利]差模線對的長度補償方法及其長度計算方法與存儲媒體

無效

• 申請號: 200710307303.8
• 申請日: 2007-12-27
• 公開（公告）號: CN101470765A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 林宇森
• 申請（專利權）人: 英業達股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳 亮

技術領域

本發明是有關于一種電路布局，且特別是有關于一種差模線對的長度補償方法及其蜿蜒型延遲線的補償長度計算方法。

背景技術

隨著科技的日益進步，數字電路的工作頻率越來越高，許多不理想的電磁效應也因此產生。以印刷電路板(Printed?Circuit?Board，PCB)為例，當信號在傳輸線上傳遞時，由于電磁波會通過介質向外傳遞，而產生電磁輻射現象。此電磁輻射會影響其他電子元件正常工作，即所謂電磁干擾(ElectromagneticInterference，EMI)?，F今數字電路中，元件的單位密度持續增加，使得在PCB的線路設計上面臨許多考驗。在實際布線中，會因為轉角等諸因素而造成關鍵線路對(例如差模線對)的路徑不等長。

圖1是說明配置差模線對的線路布局圖。圖1中P11與P12分別表示差模線對的二條線路。當差模線對P11與P12經過轉角后，很明顯地外圈線路P11的信號路徑長度必然比內圈線路P12的信號路徑長度還要長。此路徑長度不相同所引起的相位差(phase?skew)會產生共模雜訊(common?mode?noise)，進而對信號完整度造成影響以及產生電磁干擾的來源。因此，為了確保關鍵線路路徑長度相同，一般會應用“蛇行線”(serpentine)的線路設計技巧來補償內圈線路P12的路徑長度。

傳統技術所設計的蛇行線均以線路的中線(如圖1中的虛線所示)來估算線路路徑長度。此一作法看似合理，然而實際電流卻不一定會依循線路的中線來流動。該常見技術將造成線路布局無法達到實際信號路徑等長的要求，進而形成無法忽視的共模雜訊。

發明內容

本發明提供一種蜿蜒型延遲線的補償長度計算方法，以更精確地計算出實際信號路徑在蜿蜒型延遲線中的補償長度。

本發明提供一種差模線對的長度補償方法，以更精確地設計出實際信號路徑等長的差模線對。

本發明提出一種蜿蜒型延遲線的補償長度計算方法。此補償長度計算方法包括：計數蜿蜒型延遲線的斜邊數A；計數蜿蜒型延遲線的轉角數B；測量蜿蜒型延遲線的線寬W；測量蜿蜒型延遲線的平行線段高度S₁；以及計算等式Ldiff=A(2-1)(S1-(5W/6))+B{[W5(1+2)]2+[W5]2-[W5(1+2)]},]]>以求取蜿蜒型延遲線的補償長度L_diff。