[發明專利]防止電磁干擾的電路板布局結構及方法

有效

• 申請號: 200710305925.7
• 申請日: 2007-12-28
• 公開（公告）號: CN101472454A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 葉洧豪;洪穎福
• 申請（專利權）人: 環隆電氣股份有限公司
• 主分類號: H05K9/00
• 分類號: H05K9/00;H05K1/02
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳 晨

技術領域

本發明涉及一種防止電磁干擾的電路板結構及方法，特別涉及一種具有高頻信號及防止電磁干擾的電路板結構及布局方法。

背景技術

任何高頻電子產品均會產生噪聲(Noise)，電子噪聲干擾可分為傳導干擾和幅射干擾兩方面來談，一般而言，傳導干擾會通過電源線去干擾影響其他電子或電器產品正常運作，而幅射干擾則是通過空氣去干擾影響其他設備，對于電器用品的使用，一般國家的電氣安全規定中都制定有防止電磁干擾的規范。

隨著高科技領域的進步，電磁干擾(electromagnetic?inference，EMI)的問題也日益增多。當半導體元件速度愈快、密度愈高時，噪聲也愈大。對印刷電路板(PCB)設計工程師而言，EMI的問題也日趨重要，而借助適當的印刷電路板布局技術與配合系統化的設計方法，將可預先避免EMI問題的干擾。

而目前試圖減少或將電磁波降到最低的方法都是靠隔離保護，這包括將電纜線包覆一層隔離網以傳導接地，或是在電子產品的機殼內會產生電磁波的元件周圍放置金屬導電物。而這些電磁波的防制步驟會增加電子裝置的制造成本，并讓電子產品更為復雜。

發明內容

有鑒于此，本發明提供一種防止電磁干擾的電路板結構及方法，利用多個導電網格布設在電路板的信號層上，以包覆信號層上的信號線路。導電網格的布局會破壞信號線路所產生的干擾源磁場，進而讓電路板上大面積磁場分布的長度降低，從而使得噪聲輻射程度減弱，達到EMI的防制效果。

本發明提供的防止電磁干擾的電路板結構包括多層印刷電路板、多個單位網格及多個導電穿孔。其中，多層印刷電路板具有多個信號層與接地層，每一信號層上都布設有多條信號線路。多個單位網格布設于每一信號層上，并且包覆每一信號層上的信號線路，所述導電網格為單位網格，所述單位網格的長度為所要阻隔的電磁波頻率的波長縮小整數倍的長度。多個導電穿孔設置于多層印刷電路板的各層間，電性連接于該接地層及每一信號層上的單位網格。借此，根據單位網格尺寸的設計，可達到阻隔特定電磁波頻率的目的。

上述防止電磁干擾的電路板結構中，該單位網格的尺寸可根據公式C＝f×λ得到λ的值再縮小整數倍來設計，其中C代表光速，f代表所要阻隔的電磁波頻率，λ代表所要阻隔的電磁波頻率的波長。

上述防止電磁干擾的電路板結構中，多個導電穿孔可以2倍于單位網格的長度，間隔設置在該多層印刷電路板的周圍，以構成封閉接地網路。

本發明提供的防止電磁干擾的電路板布局方法可實施于多層印刷電路板，該多層印刷電路板具有多個信號層與接地層，其中該方法步驟為，首先，選擇所要阻隔的電磁波頻率，并且依據公式C＝f×λ計算，以得到要阻隔的電磁波頻率的波長，其中C代表光速，f代表所要阻隔的電磁波頻率，λ代表所要阻隔的電磁波頻率的波長；將要阻隔的電磁波頻率波長除以整數n倍，以得到作為導電網格的一單位網格的尺寸；在多層印刷電路板的每一信號層形成多個單位網格，并且，多個單位網格包覆每一信號層上的信號線路。然后，在多層印刷電路板的各層間形成多個導電穿孔，多個導電穿孔電性連接于該接地層與每一信號層上的單位網格，以構成封閉接地網路。如此，根據多個單位網格尺寸的設計，可達到阻隔特定電磁波頻率的目的。

上述防止電磁干擾的電路板布局方法中，多個導電穿孔可以2倍于單位網格的長度，間隔設置在該多層印刷電路板的周圍以構成封閉接地網路。

綜上所述，本發明的防止電磁干擾的電路板結構及方法，通過定位網格的布局方式，來達到阻隔特定電磁波頻率的目的。如此，本發明的結構及方法可降低干擾源磁場分布的長度，以減弱噪聲輻射程度，進而減低信號彼此相互干擾程度。同時，本發明可使導電穿孔減低程度約略30～50％，使得電路板的強度不因導電穿孔數而減低。另外，本發明使用導電網格布局方式，因而可以減低電鍍成本約25～30％。

以上的概述與接下來的詳細說明均為示范性質，用于一步說明本發明的范圍。關于本發明的其他目的與優點，將以后續的說明與附圖進行闡述。

附圖說明

圖1為本發明的電路板結構分層示意圖；

圖2為本發明電路板表層布局示意圖；

圖3為本發明導電網格示意圖；及

圖4為本發明電路板布局方法流程方塊示意圖。

其中，附圖標記說明如下：

1多層印刷電路板

10第一信號層

102導電網格

103信號線路

104導電穿孔

12接地層

14第二信號層

具體實施方式